多通道数字下变频器 全新架构高性能/高性价比64 channel DDC IP核研发成功 DDC, channel, 架构, 高性能, 性价比

主要创新点：
32-Channel DDC 64-Channel DDC可集成到单片300万等效逻辑门的Xilinx或Altera FPGA中，功耗2.5～3W
有需要的可以联系QQ:39650917,email:pornanier@163.com
还可根据客户的不同带宽等特定需求定制通道数（4/8/16/32/64通道）

技术指标：
• Two 16-bits ADC inputs, Fs > 220MS/s
• 64 independently configurable channels
• Independent tuning, gain, sample rate and output filter selection controls
• Output sample rates from Fs/128 to Fs/8192 or more
• Maximum alias-free output bandwidth of Fs/320 (= 625kHz for Fs = 200MS/s)
• 8 programmable output shaping filters
• Example filter performance: 0.1dB peak to peak ripple, alias-free bandwidth 80% of output sample rate and 90dB
image rejection
• Centre frequency tuning accuracy to within 0.012Hz（Fs/2^34）
• Resampling provides any output rate to within 0.012Hz（Fs/2^34）
• >90dB spurious free end to end performance
• Resampled output maintains >90dB spurious free performance
• 0 to 90dB gain boost MGC & AGC

applications:

•  Telecommunications base stations 移动基站
•  Satellite communication systems 卫星通信系统
•  Software defined radio 软件无线电系统
•  Military communications systems 军事通信系统
•  Radio monitoring systems 无线电监测系统
•  Satellite ground stations 卫星地面站
•  MIMO receivers MIMO 接收机


      几乎所有的无线接收器都要通过下变频，从一个非常宽的输入频谱中提取一个或者多个相 对窄的通道。在系统的前端，随着灵活性的增加，迫切要求不同的无线接入技术协同合作， 允许对波段进行动态的可重新配置，以及对接收系统设计的投资进行前景估计。此外，用户 对带宽需求的不断增加，加上诸如MIMO(多输入/多输出)等新技术的出现，要求系统必须具有 支持和处理越来越多的信号通道的能力。到目前为止，一般都是利用DDC ASIC，通常能处理 达4个通道，因此，一个复杂的多通道应用就需要多个大且昂贵的系统板。本IP核采用了一种新颖的通道选择架构，能够在单个FPGA器件上处理多达64个通道。这能大幅降低成 本、面积和功耗，因为一个器件能够替代原先16个ASIC，尤其在信道数量增加时较传统方式 更能降低成本。 该IP核利用了一种独特的下变频方法，和其它基于FPGA的DDC解决方案相比，此方法能够 获得很大的硅面积节省，同时还能提供各种先前基于ASIC的DDC芯片具有的配置控制选项。例 如，此IP核能够很好地工作在Xilinx Virtex II Pro 30 FPGA器件上，在所有通道都有效的 工作环境下，最大功耗只有4W。如果用Altera器件实现，性能大体相当。 此IP核能够使用户从一个或者两个输入源独立地选择各个通道，调节每个通道的中心频 率和增益，且选择不同的滤波形状和带宽采样速率以适应变化信号的工作环境。一个集成的 高质量信号重采样器能够保证终端到终端的动态范围至少在85dB以上，即使对于分数重采样 比例也能达到此动态范围。这要比其它分数重采样解决方案高很多。 该IP核提供了8个独立的用户可编程滤波器，用户能够根据系统所需要的性能要求进行匹 配。滤波器设计包括等纹波，根余弦和高斯滤波器等。这些滤波器能够工作在高采样速率下 ，作为重采样处理过程的一部分。能够对一个4倍的过采样输出提供相当于一个80抽头的滤波 器。为了使滤波器能够提供多个可能的输出带宽，选择滤波器时应充分考虑输出采样速率。 重采样器能够对每个通道提供输出速率控制，用于匹配调制系统速率。采样速率的分辨率 小于0.01Hz。对于每个通道，饱和度指示和微调增益控制的分辨率为0.01dB，各个通道完全 独立，内核执行过程中在不影响其它信道工作的条件下可进行信道重构。 该IP核的主要特色包括：支持两个16位ADC输入(每个采样率达220MSPS)；64个独立的可 连接各自ADC的下变频信道；独立的信道中心频率调谐能力，分辨率高于0.01Hz；独立的信道 频宽选择功能；独立的采样率输出选择功能，分辨率高于0.01Hz。 该内核针对无线基站、卫星地面站及其它多信道无线接收机等应用。在这些应用中， MIMO技术可被很好地应用，例如用额外的天线来获得更多的信号信息，通过去除多通路效应 ，对大量输入信息的处理可获得较好的接收质量，因此大大提高了服务质量。通常，天线数目越多，也就意味着需要更多的ASIC，同时也就意味着成本和功耗的增加。然而，利用基于该IP核的解决方案，额外的通道能够很容易地配置，例如，从24通道到64通道，服务质量大 大提高了，但是成本的增加几乎可以忽略。 该IP核可以EDIF网表的形式交付（也可提供源代码），同时可以加上用户约束文件、例 化模版、VHDL模型、测试文件和Matlab模型。该核可提供简单的授权模型。该IP核已经完成 测试，证明其能提供快速的、低风险的、高性能经过优化的解决方案。 这个64通道的IP核能够和目前流行的A/D转换技术匹配，能够提供通用功能来满足尽可能广的要求。我公司正在对定制FPGA的开发进行专门研究，并且很快就能根据客户的需要提供 相关的替代产品。对于一个给定的DDC IP核的设计，其最主要的可变设计参数包括: 数据位 宽、可编程界面，调谐频率和重采样率精度，滤波器参数和无杂散动态范围。

应用xilinx的V6，输入采样率可达350MSPS，32通道版本可以满足TD－SCDMA系统的带宽要求（最大抗混叠带宽为Fs/160）