首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

常用小工具及FPGA设计规则

常用小工具及FPGA设计规则

TOP1:notepad++
这是一个看代码以及写代码的极好的一个工具,会对特殊字进行不同的颜色处理。

TOP2:beyond compare
这是一个比较文件的小工具,这个主要是在调试中可能会出现很多的问题,然后不断修改代码,导致最后代码有很多版本,使用这个软件可以很方便知道自己修改了哪些地方。

TOP3:ultra edit
这个是打开非常大数据的软件,可以打开几十M甚至几百M的文件,可是使用的window7系统,装了一个试用的,然后试用结束后,装其他的都不可以,建议win7系统的用户在第一次安装的时候就破解掉,当然有钱的可以去买一个license。还有一个类似的软件叫crimson editor,具体使用的时候打开dat数据的时候,发现全是乱码,不太清楚原因。

还有一些FPGA的设计规则
TOP1:keep_hierarchy--保持层次
如果没有选择的话,有时候抓取数据会出现想要的信号没有
如果选择soft,则在综合时候保持层次,而在map时工具会打破层次来优化,但是instance的名字保留
一般最好选择yes 这样所有的寄存器名字都以名字排列,UCF约束可以很方便得找到需要的约束的对象。

TOP2:时序优化
当时序不满足的时候一下选项有助于改善一些瓶颈,可以对下面几个选项进行操作:
register_duplication 复制寄存器 操作: 允许
equivalent_register_removal 操作: 禁止
resource_sharing 操作:禁止

TOP3:全局时钟最好使用全局缓冲器BUFG
这个主要是时钟信号经BUFG驱动后通过长线同时接到每个触发器的时钟端,减少传输延迟。如不使用BUFG,时钟信号按一般布线连接到不同CLB,时钟信号到达各触发器的延迟不一致,使同步时序电路出现不同步的现象。

TOP4:状态机尽量使用one-hot 而不使用二进制编码
二进制编码的稳定性差,one-hot需要的资源要多,但是对于FPGA设计而言追求稳定性高于对资源的节省。
记录学习中的点点滴滴,让每一天过的更加有意义!
返回列表