PC-CFR的使用细节问题(三) "安富利杯"赛灵思FPGA设计技巧与应用创新博文 创新, 技巧

第四讲 PC-CFR的使用细节问题(三)
本节想跟大家探讨一下关于PC-CFR IP核的reset输入信号的使用注意事项。
reset输入信号不是我们大家一开始接触想象的那样是进行IP核的all logic进行复位操作。它仅仅是停止allocator等相关逻辑的调度。
为了安全起见使得CFR输出正确无误的数据，我们在使用它的时候，必须保证该reset输入信号的有效信号不低于512个clk周期。
到此CFR有关的内容全部结束。以后准备写点LTE方面使用xilinx DPD IP Core的内容。