追述模拟IC的起源 美国, 国家

关键字：模拟IC   MOS方程   精密运放   仿真
要点
1.原美国国家半导体公司的设计人员提供了在30年~40年前做IC设计的挑战性景象，以及这些经历如何造就了今天的IC。

2.设计人员开发了所谓的工装盒(kludge box)，用于验证设计的性能，有时也被用作后续生产的测试设备。

3.设计者用仿真工具做验证，但他们必须先做手工计算，而到80年代中期以前，做面包板一直是标准的方法。

4.凌力尔特公司共同创建人、工程副总裁兼首席技术官Bob Dobkin在原美国国家半导体公司度过了他的早期设计岁月，他创造性地使早期运放超过了1MHz带宽极限。

历史极具启发性，从中能看到我们前辈的成功与失败，告诉我们在生活中要避免什么和效仿什么。日常生活中如此，模拟IC和模拟电路的设计中也如此。创新型开发人员与创新性开发成果造就了21世纪的今天我们在设计中使用的模拟产品。本文深入探讨了原美国国家半导体(NS)公司、德州仪器(TI)公司和凌力尔特(Linear)公司早期精密运放的开发工作。下一期还将关注Burr-Brown、ADI、Microchip和Maxim，以及模拟技术领域的先驱们。

运放IC的起源

经历了IC发展过程中的痛苦后，有些设计者脱颖而出。其中一些人曾供职于原美国国家半导体公司(现在已被TI收购)，他们正指引着芯片设计工程师走出一条全新的成功之路，从而让电路设计者获得今天高要求市场所渴望的那种下一代IC。TI专家Dennis Monticelli表示，计算机发展的故事也是IC发展的故事，两者无法分隔开来。他的合作人—首席技术官Erroll Dietz回忆起模拟IC的初期岁月，认为那是“电子的蛮荒西部”。这些设计者在工作中采用自己制定的设计规则，使用晶体管工具包的器件，用带插座的覆铜板作为设计工具，以及使用分立的电阻与电容(图1)。









TI公司著名技术专家Mike Maida称：“工具包的器件都是在线性IC晶圆生产线上制造的晶体管，用金属壳做外封装。设计规则在IC布局中用间距作为约束，例如：基极与绝缘、基极内的射极，等等。设计者有时会对特殊情况找到自己的设计规则，如降低电压，不过必须得到晶圆工程师的认可。我们有小的透明‘尺子’，可以测量IC合成图上的间距。”

设计者采用Level 2 Spice做仿真，它使用改进的Grove方程，这是所有仿真器中最常用的MOS方程。HKJ Ihantola和JL Moll在1964年发现了这个方程(参考文献1)。跨导在时间上的不连续性让设计者遇到很大困难。例如，在数兆赫兹以上频率做设计时，很难用面包板。Maida说：“仿真是70年代末期的事情，那时没人仿真线性IC。”

同为TI资深技术专家的Don Archer称：“对于强反型和弱反型之间的区域，Level 2 MOS模型有一个大的不连续性。当工作在准亚阈值区时，模型的不连续性对于收敛是一个大问题，并且，我们开始时还没有建模小组。我们去测量工具包的器件，从而得到我们自己的模型参数。”

设计者还缺乏制作逻辑图的能力，他们不得不手工输入网表，包括射极、基极和集电极值，并手工生成一份逻辑图，以检查这些值的准确性。然后，他们再为手画的逻辑图加上仿真结点号。网表中的各个行可能看上去是这样：Q1 8740NPN1，它代表了NPN1型器件，集电极结点为8，基极结点为7，射极结点为4，而基板结点为0。每只晶体管、电阻和电容都必须输入类似的一行。

TI 公司技术总监FarhoodMoraveji说：“如果要看波形，我们就得用绘图和打印指令，设定要打印或绘制的结点。对于分层的更复杂电路，我们必须采用子电路指令。后端工具根本不存在或很粗糙，DRC(设计规则检查)与LVS(布局对逻辑图)检查都不是自动的，同事们用它做独立的手动LVS检查，验证电路与布局的匹配性。”