内存接口的可靠性、可用性和可维护性（RAS) 数据中心, 可靠性, 白皮书, 存储器, 接口

摘要
更小的工艺尺寸和更高双倍数据速率（DDR）动态随机存取存储器（DRAM）的 接口速度正在推升对更加可靠的,能够防范、检测和修复内存错误的新技术的需求。其中一些技术是由最新DDR4和DDR3 RDIMM标准的功能实现的，另一些技术适用于任何DRAM类型。这些技术共同提升了计算系统的可靠性、可用性和可维护性（RAS）。本白皮书阐述DDR DRAM内存子系统中可能发生的错误，并探讨用于应对错误、提高RAS现有和未来的方法。
前言
新的计算和存储基础设施设备正呈爆炸式增长，这些设备被整合到数据中心中，用于实现各种云计算、电子商务和客户端－服务器应用，连接平板电脑、智能手机等瘦客户端设备。与此同时，更小的工艺尺寸和更高的运行速度正在催生新的错误可能性，而用户需要更加可靠的能够防范、检测和修复这些错误的技术。
随着行业将计算能力和商业价值整合到数据中心中，以下三个针对数据中心的要求开始出现：
可靠性 – 设备防范和纠正错误的能力。可用性 – 设备的“正常运行时间”，设备从错误恢复正常的能力，或者设备在错误发生期间或之后保持运行的能力。可维护性 – 系统管理员诊断问题、检测可能失效的组件以及维修设备中失效组件的难易程度。对于数据中心而言，RAS要求正变得越来越重要。与此同时，更小的半导体功能尺寸和更高的内存传输速率正在提高内存子系统发生错误的概率。日益重要的数据完整性和不断升高的错误概率正迫使电子行业开发新的内存子系统功能，以便提高设备的RAS。点击阅读更多内容