|
- UID
- 1023229
- 来自
- 中国
|
一． 绪言
自1985年Xilinx公司推出第一片现场可编程逻辑器件（FPGA）至今，FPGA已经历了十几年的发展历史。在这十几年的发展过程中，以FPGA为代表的数字系统现场集成技术取得了惊人的发展：现场可编程逻辑器件从最初的1200个可利用门，发展到90年代的25万个可利用门，乃至当新世纪来临之即，国际上现场可编程逻辑器件的著名厂商Altera公司、Xilinx公司又陆续推出了数百万门的单片FPGA芯片，将现场可编程器件的集成度提高到一个新的水平。
纵观现场可编程逻辑器件的发展历史，其之所以具有巨大的市场吸引力，根本在于：FPGA不仅可以解决电子系统小型化、低功耗、高可靠性等问题，而且其开发周期短、开发软件投入少、芯片价格不断降低，促使FPGA越来越多地取代了ASIC的市场，特别是对小批量、多品种的产品需求，使FPGA成为首选。
目前，FPGA的主要发展动向是：随着大规模现场可编程逻辑器件的发展，系统设计进入片上可编程系统（SOPC）的新纪元；芯片朝着高密度、低压、低功耗方向挺进；国际各大公司都在积极扩充其IP库，以优化的资源更好的满足用户的需求，扩大市场；特别是引人注目的所谓FPGA动态可重构技术的开拓，将推动数字系统设计观念的巨大转变。
二． Xilinx公司研制开发的FPGA系列产品的主要特征
Xilinx公司自发明FPGA以来，就不断的推出新器件和开发工具，力求芯片的速度更高、功耗更低。在其新近开发的产品中，Xilinx重新定义了未来的可编程逻辑，为用户提供2.5v，3.3v和5v可编程逻辑系列选择，并利用先进的0.18-、0.22-、0.25-、0.35um工艺技术生产出低成本、高性能的可编程逻辑产品。主要推出了Virtex系列和SpantanTM系列的FPGA。Virtex系列突破了传统FPGA密度和性能限制，使 FPGA不仅仅是逻辑模块，而成为一种系统元件（如图一所示）。 而SpantanTM系列为替代ASIC的大容量FPGA树立了一个新的低成本标准。
图1 Virtex系列使FPGA从连接逻辑提升至系统的核心部件
Virtex 系列FPGA集成了许多满足系统级设计要求的新性能，具有独特的结构特点如图2。整个Virtex系列由九种器件组成，系统门数从5万到100万门（1,728到27,648个逻辑单元）；提供给用户的I/O引脚数最多超过500个；采用多种封装形式，包括先进的1.0mm FinePitchTMBGA和0.8mm芯片封装；采用5层金属的0.22微米CMOS工艺，实现5V容差的I/O接口；借助于优选的时序驱动的布局和布线工具，在400MHz的PⅡCPU上，编译速度可达20万门/秒。
图2 Virtex系列的内部结构
Virtex系统的独特结构使它具有以下一些重要性能：
●拥有四重数字化延时锁定电路（DLL），用于内外时钟同步；使芯片到芯片间的通讯速度达到200MHz；所有器件从时钟到输出的延时均小于3ns；时钟可倍频和分频，可进行00，900，1800，2700相移。
●各种密度产品均设置向量式互连，使布线快速可预测，与内核配合良好。
●Virtex支持3级存储。它的SelectRAM+存储层为字节级（分布式存储）、千字节级（块存储）和兆字节级（与外部DRAM和SRAM的SSTL3接口）存储块提供很高的频宽。
●采用SelectI/OTM技术，同时支持多种电压和信号标准。
●兼容66MHz/64比特PCI和Compact PCI。
在推出Virtex FPGA之后不到一年，Xilinx又推出了Virtex-E系列产品，其性能和密度可与ASIC匹敌。Virtex-E系列产品的主要特点是：拥有 320万个系统门；832k位的真双端口内部块状RAM；8个DLL并支持超过20种不同的信号标准，包括LVDS、Bus LVDS以及LVPECL；采用0.18um工艺制造，在单个器件上实现了2.1亿个晶体管的密度。总之，Virtex和Virtex-E 系列不仅将FPGA性能推向一个新层面，还解决了向系统集成的挑战。
Xilinx产品的另一个发展方向是实现可编程逻辑器件在大批量生产中的应用，所以对成本要求更高。Spartan系列是以XC4000系列结构为基础，并结合了片上RAM 、强大的IP库支持和大容量、低价格的特点，使其可在大批量生产中替代ASIC。
Spartan系列的主要特点是：系统门数可达40,000门；灵活的片上存储器，分布式和块存储器；4个数字延迟锁相环，有效的芯片级/板级时钟管理；Select I/O技术保证同所有主要总线标准如HSTL、GTL、SSTL等的接口；具有功率管理（睡眠模式）。
三． Altera公司研制开发的FPGA系列产品的主要特征
Altera公司自从事FPGA的开发研制以来，不断的进行技术创新，研制开发新产品。该公司的基于CMOS的现场可编程逻辑器件同样具有高速、高密度、低功耗的特点。近期，Altera公司主要有四个品种系列：胶合（glue）逻辑类的MAX，低价位的ACEX系列、高速FLEX系列、高密度的APEX 系列。
Altera 公司针对通信市场推出的新型低成本器件--ACEX系列（以前的名称是ACE）。该系列的主要特点为：密度范围从1万到10万门（56,000到 257,000系统门）；配备锁相环（PLL），与64位、66MHZ的PCI兼容；产品系列从原1.8v扩展至2.5v；提供系统速度超过115MHZ 的高性能。
Altera公司还对FPGA的结构进行优化，提供更多的嵌入式RAM。新近推出的FLEX 10KE系列器件是以前的FLEX 10K系列器件的增强型，该系列在结构上采用了与FLEX 10K系列相同的逻辑块，但片内嵌入式RAM是FLEX 10K系列的两倍，而且增加了一个双端口RAM，这对通信应用来说是一个重要的优势所在。Altera公司预计该系列器件可用于66MHZ的工作频率，密度范围为3万~25万门，能够用于66MHZ的PCI和通信应用。
Altera 公司的高密度APEX 20KE系列器件，其主要特点是：真正实现了的低压差信号（low-voltage differential signaling, LVDS）通道，并提供840兆比特的数据传输率。在APEX 20KE系列中的锁相环（PLL）可以提供多种LVDS。设计者可以在1×，4×，7×和8×数据传输模式中实现LVDS I/O标准。APEX 20KE LVDS界面如图3所示。
图3 APEX 20KE LVDS界面
另一方面，随着现场可编程逻辑器件越来越高的集成度，加上对不断出现的I/O标准、嵌入功能、高级时钟管理的支持，使得设计人员开始利用现场可编程逻辑器件来进行系统级的片上设计。Altera公司目前正积极倡导SOPC（System on a Progrmmable Chip，系统可编程芯片）。
片上可编程系统（SOPC）得到迅速发展，主要有以下几个原因：
1． 密度在100万门以上的现场可编程逻辑芯片已经面市；
2． 第4代现场可编程逻辑器件的开发工具已经成形，可对数量更多的门电路进行更快速的分析和编译，并可使多名设计人员以项目组的方式同步工作；
3． 知识产权（IP）得到重视，越来越多的设计人员以设计重用的方式对现有软件代码加以充分利用，从而提高他们的设计效率并缩短上市时间；
4． 由于连接延迟时间的缩短，片上可编程系统（SOPC）能够提供增强的性能，而且由于封装体积的减小，产品尺寸也减少了。
Altera公司为了实现SOPC的设计，不仅研制开发出新器件，而且还研制出新的开发工具对这些新器件提供支持，并且与新芯片及软件相配合的是带知识产权的系统级设计模块解决方案，它们的参数可由用户自己定义。芯片、软件及知识产权功能集构成了Altera完整的可编程解决SOPC方案--- Excalibur解决方案，如图5给出了利用这一方案实现SOPC的流程图。
图5 简化的SOPC设计流程图
四． Actel公司研制开发的FPGA系列产品的主要特征
Actel公司一直是世界反熔丝技术FPGA的领先供应商，主要有两大系列的反熔丝FPGA产品--SX-A 系列和MX高速系列。
SX-A系列FPGA的主要特点是功耗低、在接上了所有内部寄存器之后，200MHZ运行时的功耗不到1w，而且价格也较为低廉、并拥有良好的性能。SX -A（0.22/0.25um）和SX (0.35um) FPGA系列可以提供12,000到108,000个可用门；64-bit，66MHZ的PCI；330MHZ的内部时钟频率，4ns的时钟延迟，它的输入设置时间小于0.6ns，不需要逐步锁定的循环指令；可提供2.5v，3.3v和5v的电压。这就使FPGA能够具有一些以前无法实现的功能，使设计者能够把多个高性能的CPLD压缩到一片FPGA中，大大降低了功耗，节省了电路板空间，减少了费用。
另一方面，众所周知采用反熔丝技术的FPGA尽管具有许多优点，但是却有一个致命的弱点，即只能进行一次性编程。这就为大规模FPGA产品的开发带来了许多不便。为了弥补这一不足，近年来，Altel公司也在积极开发其它结构类型的FPGA产品。最具代表的是其新近推出了一种非易失性、可重新编程的门阵列 -ProASIC FPGAs。该系列产品集于高密度、低功耗、非易失性和可重新编程于一身。
ProASIC FPGAs的主要特点是：提供98,000到110,000个可用门；内嵌拥有FIFO控制逻辑的两端口SRAM（容量达到138,000比特）；提供大于200MHZ的内部时钟频率；该系列产品的功耗仅是基于SRAM的FPGA产品的1/3到1/2（如图7所示）。
图7 ProASIC与SRAM FPGA在相同频率下功耗的比较
五．技术发展分析。
从以上对Xilinx、Altera和Actel三家公司各自开发产品特征的介绍，我们可以看出2000年以FPGA为代表的数字系统现场集成技术发展的一些新动向，归纳起来有以下几点：
⑴ 深亚微米技术的发展正在推动了片上系统（SOPC）的发展。
越来越多的复杂IC需要利用SOPC技术来制造。而SOPC要利用深亚微米技术才能实现。随着深亚微米技术的发展，使SOPC的实现成为可能。与以往的芯片设计不同，SOPC需要对设计IC和在产品中实现的方法进行根本的重新评价。
新的SOPC世界要求一种着重于快速投放市场的，具有可重构性、高效自动化的设计方法。这种方法的主要要素是：1.系统级设计方法；2.高级的多处理器和特长指令字（VLIW）；3.应用级映射和编译。但是，真正推动SOPC设计的将是系统级设计而不是特定的硬件或软件设计方法（如图8所示）。系统级设计是把一个应用当作一个并行的通信任务系统的设计。着重点放在设计活动的并行性以及在整个应用中利用高度并发的、平行的特性。在SOPC领域中所要求的关键技术是在这些平台上把一个应用的系统级描述转化成一个高效率的实现。
图8 SOPC设计将被系统级设计而不是被特定的硬件或软件设计方法驱动
为了实现SOPC，国际上著名的现场可编程逻辑器件的厂商Altera公司、Xilinx公司都为此在努力，开发出适于系统集成的新器件和开发工具，这又进一步促进了SOPC的发展。
⑵ 芯片朝着高密度、低压、低功耗的方向挺进。
采用深亚微米的半导体工艺后，器件在性能提高的同时，价格也在逐步降低。由于便携式应用产品的发展，对现场可编程器件的低压、低功耗的要求日益迫切。因此，无论那个厂家、哪种类型的产品，都在瞄准这个方向而努力。例如在前面所提到的Xilinx公司的SpantanTM系列的FPGA、Altera公司的APEX 20KE器件、ACEX系列以及Actel公司的SX系列产品都是向高密度、低压、低功耗发展的典范。
不仅如此，更有新型的公司以其特色的技术加入低压、低功耗芯片的竞争。典型的如Philips Semiconductors推出的 CoolRunner 960，是一种具有960个宏单元的CPLD，无论在何种应用中，都能提供标准的6ns传输延迟、工作于3v的电压下。该器件低功耗的关键是采用了Zero Power互连阵列，它用一个由外部逻辑实现的CMOS门，代替了其它CPLD常用的对电流敏感的运放。这样当其它的相等规模的CPLD需要消耗250mA的静电流时，CoolRunner 960的耗电不到100mA。
⑶ IP库的发展及其作用。
为了更好的满足设计人员的需要，扩大市场，各大现场可编程逻辑器件的厂商都在不断的扩充其知识产权（IP）核心库。这些核心库都是预定义的、经过测试和验证的、优化的、可保证正确的功能。设计人员可以利用这些现成的IP库资源，高效准确的完成复杂片上的系统设计。典型的IP核心库有Xilinx公司提供的 LogiCORE和AllianceCORE。
（4）FPGA动态可重构技术意义深远。
随着数字逻辑系统功能复杂化的需求，单片系统的芯片正朝着超大规模、高密度的方向发展。与此同时，人们却发现一个有趣的现象，即一个超大规模的数字时序系统芯片，在其工作时，从时间轴上来看，并不是每一瞬间系统的各个部分都在工作，而系统是各个局部模块功能在时间链上的总成。同时，人们还发现，基于 SRAM编程的FPGA可以在外部逻辑的控制下，通过存储于存储器中不同的目标系统数据的重新下载，来实现芯片逻辑功能的改变。正是基于这个称之为静态系统重构的技术，有人设想，能不能利用芯片的这种分时复用特性，用较小规模的FPGA芯片来实现更大规模的数字时序系统。在研究过程中，有人尝试了这种设想，发现常规的SRAM的FPGA只能实现静态系统重构。这是因为该芯片功能的重新配置大约需要数毫秒到数十毫秒量级的时间；而在重新配置数据的过程中，旧的逻辑功能失去，新的逻辑功能尚未建立，电路逻辑在时间轴上断裂，系统功能无法动态连接。但是，要实现高速的动态重构，要求芯片功能的重新配置时间缩短到纳秒量级，这就需要对FPGA的结构进行革新。可以预见，一旦实现了FPGA的动态重构，则将引发数字系统的设计的思想的巨大转变。
六． 结语。
综上所述，我们可以看到在新世纪，以FPGA为代表的数字系统现场集成技术正朝着以下几个方向发展。
⒈随着便携式设备需求的增长，对现场可编程器件的低压、低功耗的要求日益迫切。
⒉芯片向大规模系统芯片挺进，力求在大规模应用中取代ASIC。
⒊为增强市场竞争力，各大厂商都在积极推广其知识产权IP库。
⒋动态可重构技术的发展，将带来系统设计方法的转变。 |
|
