复杂系统级芯片的软件/硬件协同验证（2） 复杂系统, 处理器, 嵌入式, 软件, 协同

快速原型系统
        快速原型系统(RPS)是设计的硬件设计的表现。成功快速原型的关键在于尽可能快的实现一个原型。这里将着重论述针对应用的 可重置系统原型系统(ARPS)。这种方法将目标设计映射到普遍可得的商用器件上而且具有一定的扩展能力和可重用特性。通常，这些原型的构成围绕嵌入式处 理器的BSP，通过增加附加构件(内存，FPGA，IP核)。根据所选的IP，BSP可以在SoC完成前被用来开发和调试硬件和软件。例如，很多IP供应 商，ARM，DSPGroup，MIPS，Motorola都提供基于他们处理器IP的BSP。这些BSP可划分为两种，一种基于微处理器，例如将在举例 中的提到的ARM基于AMBA的BSP。这款组成包括一个ARM7TDMI处理器芯片，仲裁器，地址解码器，内存，两个时钟，中断控制器，两个UART， 并口，两个PC卡插槽，和(闪存/EPROM，SRAM，DARM)内存控制器。BSP有辅助软件和一个ICE帮助开发和调试，它在20 MHz 时钟下，并连接LA。另一种基于DSP。较典型例如DSP Group基于OkaDSP的BSP。它的构成包括一个DSP，地址解码器，扩充内存，和胶合逻辑。它运行在40MHZ 时钟速度，可以连接LA，通过一个PC附加模块提供体调试特征。
        ARPS除了具有应用范围大，性能高，支持模拟/混合信号器件(AMS)的集成等RPS的共性外。同时，ARPS具有如下 的特殊优点:首先，有助于快速理解IP功能,包括处理器和外围设备。其次可以证明设计产品的特征。有能力连接ICE和LA设备做调试。能够便利地探测和监 控系统内的管脚和信号。最后可以通过插入附加IP模块来进行设计扩展。
        在实际应用中，ARPS有以下的局限性：首先将整个设计划分到多个FPGA将是一个工程挑战并占据大量的时间，这往往是因 为FPGA的最多管脚数(I/O接口)一般有限(通常400~450)。其次，除非未来的产品基于相同的平台，否则ARPS的重用仅限于选定的应用领域。 最后，也是较重要的一点，如果需要额外的功能模块，相应花费的开发时间将颇为可观。其中将包括FPGA实现，PCB封装等。
        基于以上的特点，通常运用ARPS方法时总假定系统设计已经完成，软件和硬件划分已经完成，所需的SoC的IP集合和 BSP以被确定和选取。构成一个ARPS验证必须遵行以下步骤：1. 选择并分析可用IP的BSP，并将其映射到目标SoC设计。2. 如缺乏所需的IP模块，选取适当FPGA器件并完成相应RTL代码综合，模拟，和布线。3. 对相应BSP进行配置并和额外设计的模块连接。4. 利用ICE和LA调试器件驱动和应用程序代码，并分别修复软/硬件错误。
        举例的蓝牙SoC的ARPS由ARM的基于AMBA的BSP构成。该BSP由架构(图3)中除了USB, 编解码器, 蓝牙连接控制模块以外的所有模块组成。遗漏的这三个模块可以集成到一个ASB模块中，并插入BSP所提供的接口。蓝牙连接控制器和编解码器的数字部分可以 在一个FPGA中实现。AMS模块(数模, 模数转换, USB模拟部分器件)可以通过标准芯片连接到外部的FPGA。随BSP提供的软件工具包含一个源代码调试器、编译器=汇编、(目标代码)连接器,这些可以被用作软件的开发和调试。应用软件和固件可 以利用这个该ARPS来测试。
SoC中的调试技巧
        因为没有外接管脚可以连接ICE 和LA，SoC中的处理器内核对于调试和分析是不可见的。这就需要新的调试技巧和工具去解决嵌入式内核的调试和分析问题：BDM核，基于扫描链的调试方法(JTEG)和Nexus 5001 Forum：
1. BDM 已经被融入Motorola 微处理器。这是通过增加一个小的调试逻辑和附加的微处理器代码来实现。这种模型使用一个外在处理器来控制微处理器的目标系统并通过串口检测内部寄存器和内 存，而目标系统和主系统的联系通过一个BDM导线。BDM技术不需求任何目标处理器资源，例如片上内存和I/O管脚。
2. JTAG (IEEE 1149.1) 标准源于边界扫描，一开始为芯片制造的测试所设计。该标准同时可以执行器件内测试，例如ATPG和BIST。
很多内核供应商和半导体公司利用JTAG 标准来实现仿真模拟，通过添加调试逻辑去测试处理器内部寄存器，指令，数据线内容，还可以通过设立断点控制软件的执行。处理器内核，例如ARM, MPIS和POWERPC 都有基于JTAG的仿真模拟特性。
3. Nexus 5001 Forum 建立于1998， 定义了一个嵌入式处理器调试和接口标准。该标准为处理器和构架独立而且支持多内核和多处理器的设计。 Forum 由处理器供应商，工具供应商，和器件制造商组成， 同时也称为IEEE-ISTO 5001 标准。
        任何调试技巧都依赖于一定的工具。调试工具分两种，硬件工具和软件工具。硬件调试工具用于调试硬件目标系统。 它包括ROM模拟器(RE)、ICE和LA. 图2显示 ICE /RE，LA和硬件模块之间的连接，其中ICE连接CPU,RE连接系统ROM。
        一个RE插入目标硬件原型上ROM/FLASH插口，映射目标ROM到内部ROM，这可以快捷地完成代码修改，通过消除EPROM擦/写周期加速调试过程。ICE是一个硬件设备，物理代替并模拟被测目标系统的处理器。而LA则被用作目标系统的高速数据采集。
        软件调试工具则包括ISS 和cycle accurate simulator(CAS)。模拟器是一种软件工具以用来仿真处理器的功能。它和外围设备的C模型接口，在得到实际硅片前建立一个代表目标设计的系统。 这可以使开发者开始开发固件，驱动程序和应用程序。对于前者，顺序执行程序指令并不考虑系统时钟。而对于CAS， 处理器的行为以时钟周期为基准，处理器内部细节，例如流水线，处理器接口，总线协议，都可以做详细地模拟仿真。通常情况下，ISS的速度较CAS快。
本文小结
        在复杂SoC器件中协同验证硬件和软件需要新的方法和工具。随着软件数量在即所谓基于嵌入式内核系统级芯片框架的系统级芯片 上的不断增加，设计周期中较早地集成软硬件是至关重要的。本文重点阐述了软件/硬件协同验证的基本特征，四种较为完善的协同验证环境及其各自特点。并以蓝 牙系统级芯片设计中的应用为例针对其中的软体原型和原型系统进行详细地阐述。提供一个完整的基于软核和硬连线宏功能块的硬/软件验证和调试的解决方案。