利用DSP的模拟CMOS工艺调谐器／解调器实现单芯片DBS接收机的设计

　　DBS（直接广播卫星）系统包含两个主要的信号处理子系统，分别是低噪声（LNB）下变频器和DBS电视接收机。LNB下变频器位于卫星碟型天线基座，负责把卫星信号频谱从C、Ku或Ka波段降到L波段（0.9GHz～2.2GHz）。DBS电视接收机则在机顶盒内部，负责把信号降为基带，并执行信号处理功能，例如解调、MPEG译码、显示处理和模拟音／视频编码（NTSC／PAL）。

　　DBS接收机共有4个功能块，分别为射频调谐器、QPSK解调器／信道译码器、主机处理器和LNB电源控制器。射频调谐器把信号从L波段下变频至基带；QPSK解调器／信道译码器把位串流还原；主机处理器负责MPEG数据流译码，然后产生视频和音频输出信号，传给电视机；LNB电源控制器则会产生13V／18V直流电，并通过射频同轴缆线提供给LNB模块。接收机还会把一个交流控制信号加到该直流电源，用来选择所要的LNB极化方向。

　　过去十年来，DBS接收机的射频调谐器已放弃原先的高中频双转换架构，转而采用直接转换零中频（ZIF）架构，   近，市场上也出现了单芯片CMOS低中频接收机。DBS接收机有各种不同的射频调谐器架构，它们之间存在许多差异，会对设计师与   终系统造成影响。

　　传统卫星调谐器架构

　　   早出现的卫星电视调谐器芯片采用如图1所示的高中频双转换架构，它拥有良好的镜像拒斥效能。高中频双转换架构使用外接式中频表面声波滤波器（IF SAW），作为电路级之间的滤波器，以便降低调谐器芯片所须达到的镜像拒斥要求。然而，这些超外差调谐器却需要复杂的两级式混频程序：调谐器先把信号从L波段降至高中频（例如480MHz），再通过第二级混频电路把信号降至基带。高中频双转换架构还会消耗较多电能，因为外部电路必须使用很高的中频频率；另外，这些外部组件也会增加产品的用料成本。

　　直接转换DBS调谐器仅需   混频就能将射频信号从L波段直接降至基带（见图2）。直接转换接收机并没有镜像拒斥的问题，因为镜像频率也是所用要的目标信号。它还能省下芯片外接SAW滤波器、第二组中频混频器和高中频增益电路，这可简化调谐器架构，进而缩小芯片面积、降低功耗，并减少外部元器件数目和总系统成本。

　　直接转换也有一些缺点，例如，I和Q通道之间可能因为三种原因出现直流偏移，分别是组件不匹配、本地振荡器（LO）信号泄漏至射频输入端，以及射频信号泄漏至混频器的本地振荡器输入端。直流偏移可能导致信号路径的放大电路饱和，故应避免。GSM等时域双工（TDD）通信系统可在通信频道关闭时测量并消除直流偏移，然而，数字卫星电视却须持续不断地传输信号，所以，只能利用回路带宽很小的直流偏移伺服回路（DC offsetservo loop）减少直流偏移。窄带确保偏移消除回路只会略微影响信号质量，而且还能通过解调器的前向纠错（FEC）电路加以修复。但这种窄带伺服回路需要很大的交流耦合电容，这类电容通常无法集成至芯片。

　　直接转换调谐器的另一个缺点是，信号路径组件的1／f噪声可能导致调谐器噪声指数（noise figure）大幅下降，因为1／f噪声会与零中频位置的目标（复数）信号频谱重迭。由于双极晶体管的1／f噪声远小于MOS晶体管，大多数的零中频DBS调谐器都采用双极技术。厂商曾数次试图利用CMOS工艺设计直接转换DBS调谐器，当时，他们都选择使用无源混频器，因为它的信号路径不会用到任何有源晶体管，所以，1／f噪声会变得很小。然而，无源混频器却会出现转换损耗（conversion loss），使得基带电路噪声对接收机的整体噪声效能造成不利的影响。

　　半导体工艺选择及其对系统功能分割的影响

　　调谐器的后面是解调器，它是一种含有大量数字电路的组件，包括将零中频I和Q信号数字化的ADC前端。CMOS工艺可以减少解调器的芯片面积和功耗。接收机的第三个功能块是MPEG主机处理器，这个大型系统单芯片很适合采用130nm、90 nm或65 nm等先进CMOS工艺。

　　采用成熟的双极工艺和0.6μm～0.2μm微影技术的独立式调谐器不但极具成本竞争力，还可提供较高的转移频率（fT=25 GHz～50GHz），可以设计数个GHz级的调谐器。然而，厂商虽能利用先进BiCMOS工艺开发单芯片调谐器与解调器，但它们的成本却很高，因为它需要昂贵的多光罩工艺来处理数字电路密集的CMOS部分。

　　系统级封装（System-in-Package，SiP）是较可行的集成方法，它会把双极调谐器、CMOS解调器和MPEG处理器集成到单一封装中。系统级封装的主要优点是上市时间较快，因为现有的调谐器和解调器裸片都可以重复使用。它的主要缺点是封装成本较高、功耗散逸很复杂，还有打线接合（bondwire）造成的寄生参数耦合问题。

　　另一种系统分割方式是利用双极或BiCMOS工艺设计独立的射频调谐器，再把解调器和MPEG处理器集成至另一个CMOS组件，这种做法又称为主机与解调器集成法（demod-on-host，见图3）。这种分割方式就系统而言并不理想，因为源译码器与传输媒介有关，于是有线电视、地面广播和卫星接收器都需要不同的主机组件。这使OEM厂商无法开发一套通用硬件平台（见图4），它不仅影响产品的经济规模，还会增加厂商的   和组装成本。通用硬件平台只需一个可连接各种传输媒介的射频前端，另外，还有一个与数字电视播送方式（卫星、有线、地面广播或IP网络）无关的主机处理器。从图4即可看出，通用硬件平台显然是较合理的系统分割方式。

　　直接转换DBS调谐器扩大系统集成度的限制因素

　　尽管固定增益放大器拥有较好的噪声指数和线性特性，但射频低噪声放大器（LNA）多半仍由一个高度线性的固定增益放大器和一个连续可变增益衰减器串联而成。L波段射频信号经过放大后，送到模拟正交混频器下变频至基带，然后由基带可变增益放大器及其后连接的低通迭频消除（anti-aliasing）滤波器提供I和Q正交模拟输出至解调器。为了减轻直流偏移的影响，电路需要很低的转角频率 （cornerfrequency），所以，它必须使用芯片外接的大耦合电容。此时，若信号路径采用很大的增益步进（例如分立步进的自动增益控制器），那么电路调整增益后，就需要长达数ms的时间才能稳定，这个过程中将连续出现大量的错误数据，而且无法通过FEC更正。因此，直接转换调谐器必须使用晶体管在作用区（activeregion）工作的连续自动增益控制回路，只不过其信号路径的噪声和线性特性都不如仅需电阻和开关等无源组件的自动增益控制电路。

　　零中频调谐器的优点是能将ADC输入端的目标信道带宽减至   。DBS系统的符码率（symbolrate）变化范围为1Mbaud-45Mbaud，3dB信号带宽约是符码率的1.35倍。因此，在零中频架构里，I和Q信道的   频率约为30MHz，这表示ADC的取样速率必须达到80MSPS～90MSPS。另外，调谐器内含的可变带宽低通滤波器还能大幅衰减相邻信道信号，确保唯有目标信道信号出现在ADC输入端，这能降低ADC所需的动态范围和分辨率（通常为6位）。降低分辨率和取样频率可减少ADC的功耗。

　　射频合成器由多个LC振荡器组成，这能将相位噪声减至很小，   通道隔离度则可低至1MHz左右。由于整数N锁相环（PLL）的带宽至少要比参考频率小10倍，所以，它需要带宽很小的锁相环，只不过这类锁相环会增加通道切换时间（zapping time），并降低信道扫描速率。直接转换DBS调谐器通常使用分数N（fractional-N）锁相环，这能加快其稳定速度，并保留精密的频率分辨率，以提供相邻信道隔离能力。然而，分数N合成器通常更复杂，设计师必须仔细分析高阶∑-△调制器回路可能造成的分数混叠信号（fractional spur）和系统稳定等问题。

　　由于锁相环的带宽较小，故需使用芯片外接的环路滤波器，这使得敏感的振荡器控制电路必须连接到电路板上的信号线。一般来说，独立调谐器可以通过适当的电路板设计来限制压控振荡器（VCO）的耦合噪声，电路板的混叠信号来源则包括交换式电源稳压器、石英振荡器辐射的参考单频（referencetone）和其它数字组件产生的单频信号。

　　在使用SiP组件时，工程师必须仔细分析并设计所有的芯片接线，以便将数字解调器、LNA输入接线、频率合成器参考频率石英晶体接线、芯片外接锁相环滤波器接线和芯片内建LC振荡器电感之间的磁耦合减至   少。由于零中频调谐器会将射频信号直接降至基带，所以，不可能通过频率管理来避免某些混叠单频信号（spurious tone）。

　　低中频宽带卫星调谐器

　　Silicon Labs在2005年底推出了低中频DBS调谐器／解调器架构，它能避免1／f噪声对调谐器噪声指数的影响，并且消除信号路径的直流偏移。新架构采用高于1／f噪声转折频率的中频频率，避免了信号路径的大部分闪烁噪声（flicker noise）；另外，调谐器输出信号也不再包含直流电压。由于中频频率约为40MHz，耦合电容可以减少至数个pF，芯片内建电容能消除信号路径的任何直流偏移。

　　在数字低中频调谐器设计中，模拟混频器会把一群L波段射频通道转换至低中频，然后进行滤波和转换，   才在数字域里把信号降至基带；与采用模拟通道滤波的调谐器设计相比，这种方法可以提高滤波质量，并减少使用面积，所得到的数字低中频调谐器也很适合采用CMOS工艺。这种调谐器还能把解调器集成到同一芯片。

　　Si2110低中频DBS卫星电视接收器会等到第二个数字混频器利用数值控制振荡器（NCO）把信号降至基带后，才在数字域执行   的信道选择。电路接着会将QPSK基带信号解调，再通过芯片输出引脚提供所产生的MPEG传输流（transportstream）。这是理想的L波段射频至MPEG串流接收机单芯片方案，可以根据DVB-S或DirecTV DSS DBS标准接收卫星服务信息。

　　低中频架构的技术优势

　　与零中频架构相比，低中频调谐器的直流偏移消除回路会有较高的转折频率，故能在自动增益控制电路改变增益值后更快地稳定下来，这使得应用设计可以采用分立步进的自动增益控制电路。分立步进设计只需要电阻和开关组件，这与连续式自动增益控制电路有很大不同。这种无源式自动增益控制电路的噪声低于采用有源晶体管的衰减电路，线性特性也更优异，这有助于提高接收机的IIP3效能（Si2110在   增益值时，IIP3=+25dBm，零中频DBS调谐器通常只有+9dBm）。

　　   个模拟混频器可由简单的整数N频率合成器利用较大的频率步进（例如20 MHz）驱动，这个合成器可以采用环状振荡器（ringoscillator），而不是LC振荡器。虽然环状振荡器的相位噪声较大，但由于其参考频率高达20MHz，电路可以使用带宽很大的锁相环（1MHz），这不仅降低了回路带宽内的相位噪声，还能将环路滤波器集成至芯片，避免噪声与混叠信号耦合至敏感的压控振荡器控制线路。

　　信号降至低中频后，就由一个可变增益放大器进行放大，这个可变增益放大器可与射频前端衰减器搭配，提供卫星电视应用所需的宽增益范围（90dB）。电路接着对信号进行低通滤波（迭频消除滤波器）和A／D转换。由于信号中心频率在40MHz附近，   通道带宽约为60MHz，ADC必须提供高达200MSPS的取样速率，这不仅超过了零中频调谐器的取样速率，也使得数字解调器的初级电路必须在较高的频率下才能工作。除此之外，低中频调谐器的功耗也高于零中频调谐器，这是因为它的中频信号路径需要更大的带宽，ADC和解调器也使用更高的频率。但在机顶盒应用里，功耗并不是   重要的参数，调谐器的低噪声和杂散特性（spurious performance）才是确保接收机在微弱的射频卫星输入信号下，仍能提供高接收灵敏度的关键。

　　数字解调器需要另一个锁相环提供数字频率，但设计师必须谨慎规划频率，避免芯片内建的两个锁相环发生混附信号耦合（spurinjection），或是因为输出负载变化而造成频率变动（pulling）等问题。   个是环状振荡器，它不需要任何电感，还能避免数字电路与射频合成器之间的信号耦合。另外，只要把环路滤波器集成到芯片里，就能将敏感的压控振荡器控制线路所耦合的混附信号减至   少。在低中频调谐器架构里，只有数字电路与低噪声放大器的输入接线之间可能出现严重的射频耦合，但设计师可通过适当的频率规划避免这类耦合所造成的影响，例如，在A／D转换之前略微移动中频的中心位置，并为数字解调器的频率移动提供适当补偿。

　　由于所有调谐器和解调器都很容易采用CMOS工艺实现，因此，厂商不仅能开发出真正的单芯片调谐器与解调器，还可利用该IP整合MPEG主机处理器。

　　性能对比

　　受到低转角频率直流偏移消除回路的影响，零中频调谐器的实现损耗（implementation loss）在符码率较低时比较大；但是，当符码率很高时，它的实现损耗就变得较小。高中频调谐器正好相反，它在符码率很高时会出现比较大的实现损耗，这是因为芯片外接SAW滤波器的有限带宽会造成群延迟失真。另外，当数据速率较低时，过多的相位噪声也会导致高中频架构的实现损耗增加。相比之下，低中频调谐器并没有直流偏移消除回路或芯片外接SAW滤波器，所以，不仅实现损耗很小，还能在整个符码率范围内保持定值。

　　直接转换架构的镜像信道就是接收信道，故在阻隔要求较严（高镜像拒斥比）的通信系统中具有优势。但在卫星电视接收机里，所有接收信道的功率分布模式（powerprofile）都很类似，因此，镜像拒斥比只要达到40dB～45dB就能符合要求。这表示就DBS应用而言，零中频调谐器实际上并没有赢过低中频调谐器。除此之外，直接转换调谐器与数字解调器之间还有许多的寄生参数耦合效应，因此，很难把调谐器与解调器集成至单芯片。

　　相比之下，数字低中频架构则能在数字I／Q校准后提供适当的镜像拒斥比，并且设计出不含电感的射频合成器。当本地射频振荡器不含电感时，就算同一个芯片集成了很大的数字解调器，它仍能将寄生参数耦合减至   。环状振荡器则能大幅减少芯片使用面积，这对降低成本和减少基材寄生耦合都有帮助。另外，它还能提供较好的混附信号性能，射频频率也不会因为负载或电压变化而漂移（RF pulling andpushing）。在实际应用当中，双转换数字低中频调谐器并不会增加接收机的复杂性，因为零中频调谐器也需要在解调器中增加另   数字混频电路，以补偿LNB振荡器频率漂移。这两种架构的主要区别在于，低中频调谐器的数值控制振荡器提供更大的调谐范围，因为它必须补偿LNB频率漂移，以及射频混频器下变频造成的一整群通道的中频中心点移动。

　　低中频架构的一个缺点是，它需要带宽较大的中频电路，以及频率较高的数字解调器和前端ADC。这样虽然会增加功能，但此问题会随着90nm、65nm和更精密的CMOS工艺的不断成熟而逐渐减轻，这些先进工艺可以在规定的功率预算下，设计出更快的数字电路和更高带宽的模拟放大器。

　　结语

　　要实现单芯片DBS接收机，采用CMOS工艺的调谐器／解调器是一种低成本方案，低中频调谐器则是实现目标的理想架构。只要把更多的信号处理作业转移到数字域执行，系统对射频前端的要求就无需如此严格。随着现代深亚微米CMOS工艺的不断成熟，数字电路的速度越来越快，这种利用DSP解决模拟CMOS工艺非理想特性的方法将会变得更有意义。