小型FPGA受青睐的原因之一是硅片成本。在给定的工艺条件下，FPGA通常需要50～100倍的硅片面积才能实现与ASIC相同的功能。由于器件成本与硅片面积直接相关，最终FPGA往往要比相应的ASIC昂贵。
然而对较小的FPGA来说，硅片面积所导致价格差异并不显著。小器件的硅片面积一般受引脚封装限制，即硅片面积取决于I/O引脚的数量，而非逻辑门的数量。对于给定封装的硅片大小，在其面积要求之下的逻辑门容量对硅片面积没有影响。

由于消除相对于ASIC的成本障碍，小容量FPGA器件完全可以替代相应的ASIC进行量产。它的一个巨大市场，就是取代为桥接逻辑和其他小规模定制逻辑单元而设计的PLD。这是因为FPGA具有设计者所需的存储单元和逻辑，而其他PLD通常没有存储单元。许多系统，甚至桥接逻辑，都使用串行I/O结构，它们都需要缓冲存储器。

复杂的片上系统（SoC）设计没有封装带来的硅片面积限制，对应FPGA的硅片面积对成本影响就变得非常显著。在FPGA方面，传统的对策是缩小线宽以减少一定的功能所需的面积，这在控制FPGA成本的同时导致了新的问题：功率。

一个百万门级的FPGA只为保存配置信息就需消耗掉大量功率。此外，因为FPGA电路需要使用更多的晶体管来实现一个给定的逻辑块，因此它要比对应ASIC消耗更高的功率。缩小线宽会增加漏电流水平，因此，大容量FPGA的待机和闲置电流变得非常大。努力降低大容量FPGA的价格通常导致FPGA功率过大而在许多应用场合无法使用。

小型化是趋势

FPGA的优点是其设计灵活性，没有掩膜成本，而且没有最小订单数量限制，这些特点至今仍是其价值所在。尽管一个设计的掩膜成本已增长到近100万美元，设计差错造成的损失也在成倍增加，但FPGA越大越好的观点并没有意识到就该充分利用其优势。小容量的FPGA逻辑单元与固定的常规逻辑相结合，可以高效利用硅片尺寸并满足功耗要求。

对百万门级的FPGA而言，假定FPGA与相应ASIC的硅片面积的保守比例为50∶1，如果以处理器核这样的固定逻辑替换掉10％的可编程逻辑单元，其功能几乎需要600万门纯逻辑单元FPGA的硅片面积。如果替换率增加到50％，其功能几乎需要2500万门纯逻辑单元FPGA的硅片面积，这比绝大多数SoC的设计需求大得多。因此减少可编程逻辑单元的数量可以有效的在给定硅片面积上实现更多功能。

基于这种可编程逻辑/固定功能模块的混合器件进行的设计可以还有其他优势。例如，同样是实现百万门级FPGA的功能，混合设计占用更少的硅片面积，从而降低了成本。混合器件也可以在更成熟的主流工艺技术下实现，这样硅片面积不需要太小，可以降低漏电流，从而为设计人员提供了另一种低功耗方法。

QuickLogic公司所倡导的混合固定功能模块和可编程逻辑单元方法的意义非同小可，尤其是在大规模设计方面。桥接逻辑和其他小型设计单元几乎全部都是定制逻辑，而大多数大规模设计都使用许多标准单元，如RISC处理器、以太网控制逻辑（MAC）和并行I/O等。用可编程逻辑实现这些功能没有什么优势，而使用混合器件中相应的固定功能模块是最有效的实现方法。在许多垂直的市场领域，都有全套的标准功能单元可用于与可编程逻辑的组合。

混合可编程逻辑和固定功能的器件不仅在一些一般应用中适合使用，更适合垂直市场的应用。这些混合器件（有时候也称为平台FPGA）已经开始在市场上出现。它们既具备FPGA的灵活性，又具有固定逻辑的成本优势。关键是要找到合适的混合方法。

许多第一代混合器件只是试验性的集成了一些固定功能模块，如一个处理器核或一些其他功能。尽管这是个正确的方向，然而这样所带来的好处是有限的。现在，更均衡的混合结构正在令平台FPGA日益取代ASIC、结构ASIC或纯FPGA设计方法成为中等量产规模设计的首选。

图：具有更均衡的处理功能的混合结构正在令平台FPGA日益取代ASIC、结构ASIC或纯FPGA设计方法成为中等量产规模设计的首选（略）

寻找合适的均衡结构是混合器件的关键所在。过多可编程逻辑单元增加了成本和功耗，而过多固定功能模块则限制了平台FPGA的适用范围。没有广泛的应用基础，平台FPGA的产量就不足以降低单位成本。就市场角度而言，功能和成本之间的取舍要求50∶50或更高的混合结构比例。
无论混合器件的合适结构到底应该如何平衡，大容量FPGA显然不适合用在量产系统方案中。小型的纯定制设计，或者可编程和固定功能模块混合的大规模设计，将成为可编程逻辑的主要市场。无论是哪一种情况，FPGA还是越小越好。