简介

网络和通信设备的发展趋势持续促进对于更多高级NPU和ASIC的需求。在穿过骨干网或者从一个通信设备传到另一个时，由于需要增长带宽并对信息进行更复杂的分析，这就促进了更强大处理资源的使用。因为这些处理器能更好的处理这些任务，它们的功率要求也变得更加复杂。而处理器复杂程度的增长对功率要求更高。传统系统功率架构仅提供几个电压及功率等级，但是这些架构已不能达到增长的系统要求。各种电源系统架构均衡功效、成本和复杂性。目前趋向于双级架构。

在 网络和通信系统中的电源架构（包括电信系统），具有来自容变弹性AC/DC整流器模块48V额定输入。各种系统将在额定电源电压的上下浮动范围内操作。例如，一个通用的电信系统输入电压范围可能是36V到75V，而符合欧洲电信标准化协会（ETSI）规范的系统将把范围缩小到36V到60V。与这些不可调节的额定电源不同，一些系统是由可调节的48V总线操作的，其典型的总线电 源供 应范围是 10%。电源架构必须以最大的电效率、最小的空间、最优化的成本将这个输入电压输送到POL转换器。

传统分布穿过电路板电源的方法为下面两个基本配置方案中的一个(图1)。第一个方案。转换器将输出电压从48V转到3.3V，然后再通过几个必备的POL转换器将3.3V转到所需的POL电压。从传统上来说，在电路板上，3.3V干线最需要电源，所以设计者选择3.3V总线，以取得单级交换，从而消除功率损耗。另一个配置方案，适用于更高功率的电路板，它将输出电压从48V转换到所谓的中级总线电压(一般为12V)，再将12V总线电压转换成POL电压。

图1 3.3和12V分布供电体制(DPA)例证了这些电源转换设计的发展(略)

每个DPA都有其优点和缺点。当在电路板上有一个需要3.3V工作电压的主负载、或整个电路板上覆盖多个3.3V负载时，设计者通常会采用3.3V总线DPA。设计者通常这样设计，以使电路板上的交换总额最小化，从而在最需电源端优化效率。然而，一个3.3V-总线-DPA系统要求对产生其它工作电压的每个POL转换器要进行偏压供应。

另一个问题是3.3V的输出需要一个串联顺序FET，因为隔离的转换器通常缺少对于输出速率的控制。串联顺序FET只有在启动和断电时才有用；在其它时候，dc-loss高架会影响效率、增加部件并提高费用。而且，由于操作电压持续下降，支配分线很可能移向2.5V。对于同样的主板电源，主板电流增长了32%，配电损耗增长了大约74%。

3.3V主线必须要产生电路板上所有其它操作电压。可以存在几个额外输出电压，每个电压的输出都可以使用高频转换DC/DC POL转换器。POL转换器的高频转换可以将噪波反向注入到3.3V输入线，而且由于这个线直接供应负载，电源架构要求进行大量的过滤以保护3.3V 负载。3.3V总线也为ASIC提供动力，ASIC对于噪波非常敏感而且可以承受因过滤不足而产生的损坏--但这不是一个最佳选择，因为ASIC的成本很高。

当 所有板上功率很高又没有负载电压来支配整个电路板时，设计者典型地采用一个12V的中线DPA。通过这种方法，因为对于给定的电流水平来说电流很低，所以分流损失很低。对于这种架构，POL转换器产生了所有操作电压。使用一个12V DPA来简化POL转换器。串联顺序FET也能在POL转换器上控制启动和断电，尽管大多数可用POL转换器可以直接控制这项功能。

今 天的12V输出模块是提供受控输出的典型全性能程序块。12V程序块内的反馈通过光耦合器为转换器的初级端提供一个符号反馈。具有高rm电流的12V程序块，相对无效。它们要求24V到100V电压的二级端FET，如果平均输出电压很低，就可能使用较低压FET，二级端FET一般来讲具有高于需要的接通电阻。因为模块有大量组件，所以全控制程序块都很浪费而且大于指定输出功率。一个主板更加有效分配两级功率的方法是建立一个处于3.3V到12V的中间非调节电压。（图 2）

图2 优化的DPA方案使用一个中间主线(略)


新的POL转换器可接受一个广泛的输入电压范围，这就意味着设计者可以利用产生中间总线电压的单独转换级来采取一个更简单的方法。根据输出功率等级，POL转换器的最佳输入电压在6V到12V之间。结果是获得了占有少量空间并具有很少组件的高效、独立转换器。全功能程序块，能在不增加整体设计复杂性的基础上，使用50个或更多的组件。输出电压调节的移除为显著减少模块组件数提供了机会。一个不可调dc-总线转换器使用一个单独的转换器，它处于固定的工作循环中，可以允许简单、自行驱动的二级同步整流开关，达到最大化电源转换效率、最小化输入和输出过滤并提高可靠性。

板上双级电源转换器

非调节dc-主线转换器很快成为最受欢迎的能将48V输入电压转换到中间主线、然后供应给POL的方法。一个具有开路、固定50%工作循环特征的简易独立转换器能提供一个中间主线电压，这个电压由输入电压、初始端拓朴（半桥或全桥）和变压器转换率构成。

根据系统电源等级、POL转换器配电频率和配 电功耗计算，多数设计者在6到12V的范围内设置额定主线电压。dc-主线拓朴提供了在最小空间内的最大效率以达到用最较少的组件实现最好的电源密度、减少总成本。拓朴也要求最小的输入和输出过滤--又是一项 成本节省。这种方法也极大简化了电源架构中的控制、监测 、同 步化和定序。图3展示了dc-主线转换器设计，这个设计应用了几个能达到这种性能的创新技术。

图3 DC-总线转换器展示板占用空间比八分之一程序块模式更少(略)

国际整流器公司开发了包括自激振荡驱动器和匹配电源MOSFET的芯片集。IR2085S 和IR2086S高速、半桥和全桥驱动器，在48V双级电路板电源分布系统中，分别服务于非调节、单独dc-主线转换器。这些控制器通常具有高性能、高简化而且成本低。它们使用100V、1A的驱动器将50%工作循环振荡器与用于半桥IR2085S 的SO-8封装和用于全桥IR2086S的SO-16相结合。设计者能够从外部调节IC频率和停歇时间，以满足多种应用要求。器件也提供了启动和电源限制功能。一个内部软启动特点限定了启动期间的瞬间起峰电流，在50%的工作循环中逐渐增长电流。软启动可持续大约2000脉冲的门驱动信号。国际整流器公司的48-V dc-总线参考设计，利用低负荷、强电子热、初级端、MOSFET和低电子热、二级端的新IC控制器全桥版本，能在小于程序块八分之一空间的范围内，达到97%的效率。 这个效率比常规的、全控制、板上电源转换器要高出3-5%。
在初级端，IR2085S 驱动两个 IRF6646 FET，即下一代的低负载80V DirectFET。对于36V到75V的输入电压，设计者能将FET转换成100V IRF6644。器件能通过一个用于启动的小线性控制器和稳定状态下的变压器来达到其初级端的偏流。在二极端上的两个30V、N-channel IRF6635 DirectFET在自动同步整流器拓朴中进行操作。

图4 同步降压原理图突出了控制FET(略)

图5 控制FET启动动作显示出在门槛电压和门负载 Q ，Q 和Q 的范围内，器件终端关系(略)

DirectFET-半导体封装除去了MOSFET封装阻抗，这就降低了总阻抗从而提高了主要效率。对于顶层冷却，DirectFET封装也允许一个典型的1℃/W结一板热阻及最大化的1.4℃/W结一壳热阻。

一个220W dc-主线转换器能达到2.05 X 0.85英寸--比八分之一程序块的行业标准小了15%。对于四分之一dc-主线转换器设计可以节省近50%的空间。在这个小覆盖区内220V转换器能获得96%的效率（图6）。

图6 同步FET的CdV/dt假启动会导致贯通电流(略)

220W设计使用了一个220 kHz的初级端配电频率以使其性能最优化：高配电频率减少了输出电压波和变压器通压密度，可以使用更小的磁性组件。同样，一个变压器更小的核会产生更小的功耗。然而，高配电频率增加了初级和二级配电功耗并产生低的总电路效率。
用于高功率应用的dc-总线转换器可以使用IR2086S高速、100V、全桥驱动和初级和二级端DirectFET，用小于八分之一程序块空间达到的97%效率，在9.6V的电压下提供高达330W的功率。

非独立POL转换器

d c-总线转换器在两级DPA中属于前端级。当设计者在设计第二级、非独立POL转换器时产生了许多独特思考。当主要考虑电路板空间和设计复杂性时，嵌入式程序块设计在整体模块和全离散设计上具有很多优势。例如：国际整流器公司的iPOWIR的程序块为MCM（多芯模块），包含了达到高效率、双相位同步降压转换器。其中包括振荡器、加速器、误差信号放大器，PWM比较器，控制PET，同步FET等所有器件，但是有一些是为完成POL转换器的被动需要。程序块执行像超电压保护、超电流保护和超温保护这样的功能。程序块也 提供内部控制和同步FET间歇控制。除了减少90%POL转换器部件数，iPOWIR程序块能通过减少挑战性电路板设计灵敏度来明显压缩设计时间并减少风险。通过在iPOWIR程序块 周围使用几个外部组件，一个设计者可以快速、简单的建立高性能、双相位、双输出和同步buck转换器，以满足几个负载电压要求。（图4）。相对于备选同等离散设计，程序块方法除了简化了设计者 的工作，也极大的减少了设计时间并节省了pc-电路板上50%的空间。设计者从而得到一个经测试、有保证的器件，这个器件一般来讲没有离散设计复杂的布局问题，具有众所周知的最大功耗。这个器件能为其它负载电压进行简单布局的灵活性，同时，也产生高转换效率。

与输入电压相比，POL转换器通常有高输入电压。典型的工作循环范围为10%到20%，在同步buck电流中相当于高端MOSFET的及时电压。 高端MOSFET或者控制FET采用转换模式（图4）手工操作。相应的MOSFET的简化功耗公式是：

图5定义了门载参数。

在控制FET中 引起电源分散的主要因素是传导功耗，转换功耗，门驱动功耗，其中最主要的是转换功耗。为了使转换功耗最小化，设计者应该选择低负载MOSFET并考虑与转换相关的电压，或者后门槛电压，负载项目包括QGS2 和QGD。MOSEFT仅在门驱动电压超过门槛电压后才开始实行，所以在门驱动电压通过门槛电压时没有功耗。一旦开始实行MOSFET，功率就开始分散，后门槛电压负载越低，转换负载也越低。输入电压和配电频率也会形成转换功耗。降低输入电压和减少配电频率也会减少整体功耗。然而，在高功率应用中，一个较低的输入电压产生了换位。由于输入电流成比增加，整体的分流功耗也会增加。同时，根据感应器的尺寸或者转换器所用到的过滤电容器的数量，减少配电频率也能显著的增加转换器的尺寸。

基于高端系统在高频度下操作的事实，控制FET的总体门负载应该适当的降低以减少门驱动功耗。低负载控制FET能减少开关节点上的尖峰信号（图6）。尖峰信号能开启同步FET，引起贯通电流，这会降低可靠性并引起内电路故障。同步的FET能在下列条件下进行保护：如果FET的负载率 与QGS1的比率 小于1.4，门电压尖峰信号将不会超过极限电压。

在高电流系统中，控制FET必须也显示低阻抗以减 少传导功耗，这个功耗与电流平方成比例。对于这些系统，优化控制FET选项的指标系数结合了门负载和阻抗。选择一个低端MOSFET还是合成的FET，要取决于不同的分析。相应的这个器件的简化功耗公式是：
同步FET没有显示出转换功耗组件，因为它们是在零伏特模式下操作的。实行前，在电路中产生了一段间歇时间，在这段期间感应器电流在同步FET的主体二级管间循环流动。与转换器的操作电压相比，主体二极管的正向电压接近于零，因此，当同步FET开启时，功率并不同时分散。POL转换器的10-20%的工作循环在同步FET上产生了80-90%的有效工作循环。由于FET大部分的时间都用于传导模式上，转换器的设计者选择主要器件的标准在阻抗上。