高速数字系统的设计挑战

随着嵌入式技术的发展，数字系统设计要求的速度越来越快，特别是在信号调试方面需要的速度更高。高速串行系统调试使工程师需要面临最重要的环节就是信号完整性测试。信号完整性是数字信号和模拟信号在传输的过程中没有任何的损耗，即传统意义上的一致性测试。对任何电路来说，即使只有一个放大器，也会涉及到信号完整性问题，特别是在高速情况下，外界因素的影响、逻辑特性的改变等，都会影响信号质量。

其次，在测量、调试领域，信号完整性主要指测量完整性。测量完整性包括两层含义，首先是保证度，保证传输到系统里的信号是精确的、可重复的，而且是没有任何损伤的。还有一部分是测量系统（包括探头）本身不能对信号有任何的影响。

在高速数字系统设计中，信号反馈到仪器里，需要用到测试系统大于信号的5倍带宽，需要观测到被测信号的方波，这是最基本的数字信号的要求。对于示波器来说，不仅仅是带宽的要求，有可能示波器的带宽满足了要求，但如果采样率太低，往往观测不到信号。示波器还包含一个边缘指标，跟踪到被测系统的边缘，扩充、振铃，都是通过示波器观察。选择示波器的时候，不光考虑频率，还要考虑快速的上升沿，能否满足快速的要求。

FPGA概览

FPGA（可编程门阵列），应用非常广泛，用户可以实现通过个性化编程设计设定自己所需要的功能。FPGA常用作IC功能验证，在汽车电子、消费电子等很多行业中都会用到FPGA。

图1可以看到FPGA的设计流程。FPGA的挑战，是设计的复杂性越来越高，FPGA内部信号的访问困难。目前FPGA的调试方法有两类，第一是准确的仿真，第二是由逻辑分析仪实现。

图1 FPGA的设计流程（略）

表（略）

仿真调试能够缩短调试时间，发现和排除显而易见的错误，但是仿真并不能发现所有的问题。仿真很难对真实世界的数据进行校验，特别系统在全速运行时，很难仿真定时错误。即使花费很长的时间，也很难做到100% 的代码覆盖。

通过逻辑分析仪调试包括两种方法，一种是内嵌式调试方法，另外一种是外部逻辑分析仪。内嵌式逻辑分析仪，采用FPGA的片内资源进行编制逻辑分析功能，实现分析仪功能，FPGA厂家提供了很多内嵌的调试方法和软件工具，相应的配置帮助工程师进行FPGA调试。使用内嵌式逻辑分析仪优点是FPGA厂商提供了芯片厂商提供片内逻辑分析仪内核，成本比较低。但FPGA片内资源有限，同时存储有限，并且内嵌式调试仅仅支持状态分析方式，不能将片内信号和片外总线时间关联的观测和分析。

使用外部逻辑分析仪，FPGA可以将信号通过引脚的方式引出，用逻辑分析仪采集和分析信号。外部逻辑分析仪不占用FPGA片内资源，可以支持状态和定时分析，同时把内部信号和外部输出信号相关，用高速的时钟进行采集，并可以同时观察内部信号和外部信号，将信号相关起来进行分析。但是外部逻辑分析仪也有一定的缺点，需要占用很多FPGA引脚，如果要改变FPGA的内部必须重新编译，耗时非常长。

针对内部逻辑分析仪和外部逻辑分析仪的优缺点，泰克推出FPGA View调试方法，同时吸取二者的优点，来控制FPGA内部节点到输出脚的影射，改变内部测试点的时候不需要重新编译。
FPGA View 调试分为4个步骤：第一，创建逻辑分析仪接口；第二，为设计环境配置FPGAView；第三，映射FPGA引脚到逻辑分析仪探头引脚；第四，用TLA系列逻辑分析仪观测信号。调试过程中，可以看到FPGA片内信号和外部信号相关起来，当想改变FPGA的内部信号的时候不需要重新编译，可以用外部调试器测量硬件内部的多个信号。

目前泰克支持FPGA测试的逻辑分析仪主要有两款，一款是TLA7000系列，属于最高端的逻辑分析仪，显示面积达到15英寸，同时可以兼容以前所有的模块，数据吞吐率比传统仪器快6倍，如果和泰克的示波器结合在一起，可以完整的完成数字切换过程，并且用户可以通过网络控制所有的远端进行测量。另外一款是TLA5000系列，提供了高达8GHz采样速度，精确检定高速信号细节（125ps）；标配2MB存储深度，最大可选配到32MB；最低达0.7pF负载影响，最大保证了信号保真度；首次引入了逻辑内部，用户可以用鼠标拖放式触发，直接测量各种的脉冲参数等。毛刺捕获、触发和显示，可以精确的测量出毛刺的触发时间；良好的跳变存储技术，极大提高存储器利用效率，大大的简化了FPGA的系统调试，将设计周期缩短，提高了产品面世时间。

图2 高速总线与低速总线分布(略)


嵌入系统调试面临的挑战

在嵌入式调试速度越来越高，产品体积越来越小，芯片的速度越来越快，为电路带来更多的噪声问题。典型的噪声问题包括传输线效应，地线跳动，反射，交调，振铃等等。
传输线效应引起整个电路的串扰或者反射。一般典型的 FR4 电路板其群延时一般是15 cm/ns，对于1ns上升时间的信号，7cm的传输长度就将带来传输线效应。振铃和反射往往是由于传输线效应引起的，由阻抗不匹配带来的振铃和反射，使得源端和接受端的信号通常有些不同。示波器和测试仪器的规格选择会影响信号的反射，测量系统带宽不够，造成测量信号上升沿的错误。地跳动是由于其接地焊盘上的电流浪涌造成的，当系统中多个设备同时切换时，可能产生很大的瞬态地电流，导致某一设备地参考点上的信号偏移。串扰，噪声源将对最靠近的信号产生干扰。

在很多的嵌入式系统中，芯片间互联的时候会遇到很多的问题。数字电路系统中有大量的时钟逻辑设备，每一个芯片都有制造商定义的建立保持时间限制，建立时间是在时钟沿到来前，数据信号必须保持稳定的时间限制，违反建立保持时间要求，将导致芯片输出信号中出现无法预测的毛刺，甚至造成无法输出正确信号。使用泰克DPO4000示波器独有的Wave Inspector搜索功能，可以搜索所有建立保持时间违规的现象。

在进行高速电路设计时要牢记的一些问题：第一，信号路径越短越好；当传输线延迟大于二分之一信号上升时间时，必须予以考虑；供电和接地焊盘，通过有效的旁路耦合电容，可以有效地消除很多振铃和交调问题；电路真正发生问题时，需确认示波器的所有四个通道都有足够的带宽和取样率；工欲善其事，必先利其器，选择适合的仪器是非常重要的。

从并行到串行的转变

SPI总线是串行同步总线，全双工，多主控，分层的通信网络，数据率达到 10 Mbps。用于芯片间的通讯，比如移动电话、PDA、FPGA和其它设备中外围设备与微处理器的通信。泰克方案可以将SPI总线信号进行全程的测试和解码。

CAN总线是串行非同步标准，多主控，分层通信网络，用于汽车中系统之间的通信、工业控制、医疗设备等等。泰克DPO 4000可以支持CAN总线的调试过程和整个解码过程，用户可以通过一台设备全面的了解从物理层到协议层，完成常见的调试步骤。

泰克数字荧光示波器是嵌入系统设计调试工程师强大的工具，大大简化了调试过程：可以连续长时间波形捕获，对噪声的深入分析，毛刺，交调，其他影响逻辑状态的模拟故障的捕获，上升时间，建立保持时间等引起数字信号变形的问题捕获。