Virtex-5 FPGA架构

FPGA性能不仅与逻辑架构的最大系统频率有关，而且受到片上内存性能包括时钟和数量的影响，同时也取决于内置的DSP加速能力以及I/O带宽等条件。此外，还需软件的支持，以充分发挥FPGA的性能。

Virtex-5系列（以下简称V5系列）FPGA旨在提供系统级解决方案。其创新包括：采用PLL管理；逻辑结构中采用ExpressFabric技术，包括基于全新互连架构的6输入查找表；第二代Sparse Chevron技术，通过改进I/O布局大大提高了信号完整性；高达1200个I/O，每个I/O都具有Chip-sync功能；速度可达1.25Gbs LVDS或单端800Mbps等。此外，V5还引进了Triple-oxide技术，大大降低了功耗。

新的ExpressFabric逻辑架构

增强的架构包括可配置的逻辑块（CLB），每个CLB包含两个乘法器，每个乘法器使用四个6输入查找表，可以降低如多路器、筒形移位寄存器等结构的逻辑级数。特别地，能减少大的逻辑块的延时，也适用于实现小型片上缓存和基于ROM的编码等。相对于V4，V5系列FPGA的延时性能最高可提高53%。新的进位链结构（如图1所示），可以提高算术函数的性能。CLB的互联采用了对称的对角连线，减少跳连数量，降低了延时，有利于布线速度的提高。

图1 新的CarryChain可以提高运算速度（略）

片上内存的改进

片上内存带宽对芯片的性能影响也至关重要。V5系列产品的每个BlockRAM的时钟频率高达550MHz，并且容量增加一倍，达到36Kbit。同时，简单的双端口模式使BRAM的带宽加倍，更引入了FIFO和64位ECC逻辑。

DSP的改进

相对于V4的18x18位乘法器，V5采用的25x18位乘法器可以极大的提升DSP的动态范围。V5还具有全部可级联的加法器链架构，有利于以更少的DSP片实现更大带宽的滤 波器。

I/O带宽的提升

I/O的带宽决定了系统的性能，通常存储器的I/O带宽要达到2倍的内部数字处理速度， V5的I/O带宽，相对于V4提高了50%～67%。

测试与设计实例

V5性能测试，采用VHDL或Verilog语言及网表，利用Synplify 8.6进行综合，并使用ISE8.2i进行布局布线。图2显示了74个实例的性能提升情况。

图2 性能提升实例（略）

实例A为密码应用，由于V5的大逻辑查找表结构降低了逻辑级数，使得关键路径的延时缩短，令性能提升58%。通过上图，可知对于需要较多逻辑级数、大量乘法器或基于查找表的ROM的设计，V5可以获得超过45%的性能提升，而对于其它设计，性能提升的空间有限，约在15%以内。

提高性能的设计技巧

V5 FPGA的性能平均提高1.1到1.7倍，因此应用一些设计技巧可以很容易地实现高性能设计。最新的ISE8.2i软件提供了物理层综合，可以充分挖掘V5系列FPGA的性能。同时，该软件将各种不同的工具统一界面，更加方便易用，有利于时钟收敛和PCB设计。软件还提供了新的功耗计算表。

具体设计技巧，包括：

1）利用约束和属性控制综合的映射，如图3所示。

2）有效利用软件的特性进行物理层综合。

图3 控制综合的映射（略）

ISE8.2i提供了三种优化选项，即时序重排（ReTiming）、全局优化（Global Opt）及逻辑优化（Logic Opt）。时序重排可以调整关键路径中寄存器的平均分布；全局优化可以对关键路径进行重综合；逻辑优化则可以对关键路径中的某些部分重新综合，加快布局布线后的速度。在使用High Effort或Extra Effort选型不能得到满意结果时，根据不同的应用条件可以使用High Effort with Global Opt或High Effort with Logic Opt选项进行再综合。

此外ISE8.2i还提供了自动的延时收敛计算程序Xplorer，该程序可以自动地对不同的设计约束进行计算，并找到最优化的方法。

总结

V5系列FPGA具有强大的功能，选择合适的硬核与软件工具，将实现最优化性能。

更多详细内容，敬请登陆bwin客户端 在线座谈网址：
http://seminar.eccn.com/060824/jchf.asp

问答选编

问：Virtex-5 FPGA 在保护应用设计版权方面有何特色？

答：Virtex-5提供AES比特流加密/保密技术，使用您信 赖的安全性来保护您的知识产权。 基于软件的比 特 流加密和片上比特流解密逻辑使用了专用存储 器 来存储256-bit加密匙，可以使用Xilinx ISE 软件 生成加密匙和加密比特流。

同非易失性加 密匙 存储方法不同，任何取下Virtex-5 F PGA或打开其封装的举动都会导致加密匙和编程 数据的立即丢失。

问：Virtex-5 FPGA的工作速度更高了，那么对电源方面 有 何要求？能否详细介绍，如，推荐的旁路电容、电 源 芯片以及布局布线方面的注意事项等。

答：Virtex-5 FPGA对电源设计方面有严格的约束，例如， 工 作时期的电源纹波要求，供电系统的压降，电源 通 路的等效阻抗设计等参数都是用户要特别留意 的 。建议在做 大设计的时候一定要做电源完整性 仿 真，且要严格满足 设计约束。电源芯片方面，TI 等 电源厂商都有相应的解 决方案，提供众多可选 芯 片。
以下给出一些参考文档：
http://www.xilinx-china.com/bvdocs/userguides/ug072.pdf
http://www.xilinx-china.com/bvdocs/appnotes/xapp623.pdf

问：一些设计如果不做时序约束，综合布线后往往产生 不可预料的结果，那如何有针对性的给出设计的时 序约束？为了满足时序要求，设计上需要注意哪些 方面？

答：时序约束是FPGA设计的基本技能。通常要求：
1.针对每个全局和局部时钟域进行约束；
2.对I/O进行时序约束；
3.对跨时钟域信号约束；
4.局部关键信号采用相对定位或者绝对定位约束；
5.对伪路径进行约束。
具体的技巧包括：
1 . 代码编程习惯的优化，例如，有选择地应用case 语 句和if语句，减少if条件中的信号数目等；
2. 综合、布局布线间的参数设置；
3. 用时序分 析仪分析关键 路 径，对照时序模型找到 产生时序问题的具体原因；
4. 模块化设计和增量设计方法；
5. 在RTL级和物理级进行有针对性的优化，并灵活 使用相对定位和绝对定位约束等。

问：ML403开发板能否外接以太网PHY芯片？

答：M L403开发板含有以太网PHY芯片。如果还需外 接，可以使用板上的扩展排针。

问：在 器件配置方面是否有新的器件与之配合？在线 调试能力有哪些改进？

答：器 件配置方面，可以使用便宜的通用并行或串行 F LASH器件进行配置。在线调试能力大幅增强，简 单列举如下：
1. 增强对高速串行口的调试支持，提供BERT功能；
2. 增强对MicroBlaze及PPC处理器的调试能力，提 供新的GUI简化操作；
3. 利用 Xilinx USB下载 电路，可提升调试速度等。

问：Virtex-5 FPGA 能否用于手持式设备？用于红外图像 处理和可见光实时融合处理时，选用该系列的FPGA 是否具有功耗和成本优势？

答：当然可以。
Xilinx FPGA广泛用于医学图像处理（超声波、X光及 红 外等），以及消费类产品的图像增强及特技效果 等 。由于Xilinx FPGA中的内嵌DSP单元功能强大， 数目多，功耗低，因此是理想的设计平台。

问：什么是XCITE 有源I/O终端技术?它有哪些优点?

答：XCITE 有源I/O终端技术可以减少端接电阻的数量， 利 用少数外接电阻就可以为多个管脚提供端接。 特 别是在高速场合，内部有源端接技 术可以大大改 善信号质量。

问：在FPGA中 LUT的输入宽度越宽，意味着可能引起 的浪费越大，Xilinx在这个方向是怎样考虑的？

答：Xilinx的真6输入查找表(true 6-LUT)技术，提供6个 输 入和2个输出。ISE8.2支持将不相关逻辑映射到 一 个LUT中，也支持物理综合技术，大大减少了浪 费的几率，推荐采用。

问：V5的功耗降低到了什么水平?最坏情况下的功耗如 何确定?是否需要散热器?

答：V5功耗降低近35%。实际功耗方面，根据每个设计 的不同，存在差异。可以用V5配套的电 子表格，以 及 XPOWER工具进行功 耗估算，获得最坏情况和典 型 情况的功耗值。通常，估算工具 是比较准确的， 而 客户对自身设计情况估计的误差 对功耗估算的 准确性影响最大。
是 否需要散热器，与设计产生的热 量、环境散热能 力 等密切相关，请针对具体情况进行 定量分析。

问：设计中采用FPGA实现DDR接口，当需要在运行过 程中 重新配置FPGA时，大容量FPGA的配置时间 往 往 超过几百ms，所以在配置期间，会造成DDR 内 存 中 的中间暂存数据丢失，有没有比较好的解 决办法？

答：可以从以下几方面考虑：

1.可以先将DDR存储器设置成自刷新模式，再更新 FPGA配置；
2 .外加一个CR-II CPLD逻辑进行切换过程的状态控制；
3.采用FPGA部分可重配置技术。