|
|
|
新一代FPGA:Virtex II-PRO
|
|
New Generation FPGA:Virtex II-PRO
|
|
■清华大学电子工程系 孟宪元
|
PSOC的设计平台
Virtex II-PRO系列在Virtex II系列FPGA的基础上嵌入了高速串行I/O接口和IBM PowerPC处理器，该系列的XC2VP125嵌入4个IBM
Power PC405处理器和可选择24个3.125Gbps的Rocket I/O串行收发器。
Virtex II PRO作为第一个平台级FPGA能够实现超高带宽的系统级芯片设计，它具有所有ASIC的优点，又保留可编程逻辑器件所有的灵活性和低开发成本。它使得在有线和无线网络、存储系统、专业广播、嵌入系统和数字信号处理系统等领域特有的高性能可编程系统成为可能。
Virtex II- PRO采用0.13 m的9层铜和低k工艺，该系列已有10种集成度的9种封装产生25种组合，其性能如表1所示。
Virtex-II PRO FPGA将可编程技术的应用从只是实现粘附逻辑的器件发展到可编程系统设计的平台。
新一代平台级的FPGA是在单个FPGA器件中集成多种硬和软IP核，并且硬件和固件可以随时升级和更新，能够适应多种应用的设计平台，它要求单个FPGA器件能够将组成电子系统的3类硬件部件
处理器、存储器和逻辑器件集成进去，并满足高速数字电路和数字信号处理等对时钟管理、信号完整性，高速宽带接口标准等提出的高要求。
可编程系统是在结构级可编程的灵活又伸缩的系统，为了将硬件和软件功能集成到前所未有的可适应性和可量度性的单个平台上，IBM和Mindspeed公司的电路工程师和系统设计师与Xilinx公司一起工作，开发了Virtex
II PRO这个先进的平台级FPGA。与此同时，包括Wind River System和Celoxica 等顶级的嵌入系统公司也与Xilinx公司的软件队伍一起开发系统软件和IP解决方案，给出系统设计的新方法。
IBM PowerPC处理器
每个IBM PowerPC处理器运行在300+MHz 和420MIPS，尽管PowerPC405的核占有硅片面积很小的部分，但却提供了极大的灵活性。与PowerPC处理器用总线接口接到FPGA不同，由于是把整个处理器嵌入到FPGA，利用Xilinx的IP植入和主动互连技术，几百个处理器结点是直接连接到FPGA的逻辑和存储器阵列。这种总体植入在硬件/软件的系统结构中提供了超强的灵活性，可以有效地将复杂的功能成分在硬件中高速地实现和在软件中高度灵活地实现，直接连接的配置克服了利用总线在FPGA和附加/外部处理器之间接口的瓶颈。PowerPC405的核有单独的片内存储器控制器，它旁路处理器总线，以便直接存取到固定数量的指令和由片内RAM实现的数据存储器，对于数据流应用特别有用。
PowerPC处理器由IBM CoreConnect技术支持，它是运行在100-133MHz的高带宽64位总线，为了使灵活性达到最大，CoreConnect结构是作为软IP在Virtex-II
PRO FPGA中实现的。CoreConnect总线结构有两个主要的总线，处理器局部总线和片内外设总线。这些总线可以用来分别接口高速和低速外设到PowerPC处理器。此外，第三个器件控制寄存器总线利用对通用外设器件寄存器的相互转换。Virtex-II
PRO 平台FPGA也支持由一组嵌入软件工具来开发和诊断。通过一个OEM协议，Xilinx 可以提供由Wind River System公司为Virtex-II
PRO FPGA定制的软件工具。
PowerPC RISC核的特性如下：
●嵌入式300+MHz 哈佛（Harvard）结构的RISC核；
●五级数据通道流水线；
●硬件乘/除单元；
●32个32位通用寄存器；
●分别的16KB两路集关联的指令和数据 cache;
●64入口统一转换后备缓冲器和1KB-16MB可变页尺寸组成存储器管理单元（MMU）；
●专用的片内存储器接口；
●支持IBM CoreConnect总线结构。
高速串行I/O
Virtex II-Pro系列每个器件有多达24个3.125Gbps的Rocket I/O串行收发器，Rocket I/O多吉位（multi-gigabit）收发器是基于Mindspeed公司的SkyRail
CMOS技术，每个全双工收发器运行在从622Mbps到3.125Gbps的波特率，并且包括整个收发器的支持电路，Rocket I/O模块是第一个嵌入到FPGA中波特率达到3.125Gbps的收发器。高达24个多吉位收发器可捆绑在一起，对每个发送器和接收器提供120Gbps集结的数据率。
设计高质量的串行收发器有两个基本的要求，以此与其它类型的收发器有所区别，第一个要求是能够运行在多吉位的速率，以支持新出现的标准；第二个要求是能够把多个通道捆绑在一起，可以改变数据率。
每个Rocket I/O收发器核是由数字的物理编码子层（PCS）和模拟的物理介质附件（PMA）组成，PCS包括可旁路的8B/10B编码器/解码器、CRC校验单元和弹性缓冲器，PMA提供完全集成的串行器/解串行器功能，能够达到新出现串行标准的整个功能和性能。Rocket
I/O收发器不仅提供多吉位数据率，而且利用片内的通道捆绑能力可以把收发器连接在一起来增加集结的带宽。对于数据率增加和设计紧凑的光网络装置这个伸缩性显得特别重要。表2列出了多种串行标准的技术指标。
此外，Virtex II-Pro利用Virtex-II的IP植入技术增强了系统级的功能，除了上面提到的嵌入了18Kb的双口块RAM资源之外，还嵌入了18x18位乘法器功能块；数字时钟管理（DCM）宏单元支持去干扰和频率/相位的操纵，数量上最多可达16之多；灵活的SelectI/O-Uitra技术支持840Mbps低压差分(LVDS)I/O；具有Xilinx可控阻抗技术（XCITE）的能力，提供对所有单端I/O的片内数字阻抗匹配；为设计保护的加密技术等。
新一代Virtex II-Pro系列FPGA具有了前所未有的高性能，利用Xilinx公司提供的ISE开发软件，完全可以实现高品质的数字系统和数字信号处理（DSP）系统的平台级设计，当前技术迅速发展和标准及规范滞后的情况下，可以方便地修改和更新的可编程特性使其成为格外受到青睐的设计选择。
|
|
