|
|
|
数字与模拟集成电路发展趋势
|
|
Trends of Digital and Analog ICs
|
数字电路发展趋势 更快、更密、更复杂
随着数字技术的迅猛发展，在半导体工艺、平版印刷、金属化和封装等技术进步的支持下，比以往更快、更复杂的数字电路正在成为现实。运算速度高达3GHz、集成了近1亿个晶体管的64位微处理器即为一例。有些DSP可提供数千兆浮点运算的吞吐量。动态随机存取存储器（DRAM）已达到512MB的容量和每个I/O引脚上666Mbps的数据传输速率。快闪存储器的容量达到了1～2GB。某些ASIC所具有的门电路的数量超过了一千万，而FPGA目前则宣称具有三百万个门电路和数GHz的I/O端口。
在未来的几年内，台式电脑和服务器CPU的时钟频率将从3GHz提高到5GHz。更高的集成度将使得设计人员能够在一块芯片上放置一个以上的CPU甚至三级高速缓冲存储器。这可以减少片外读取数据的次数，从而使处理器提供更高的吞吐量。嵌入式处理器的性能也在不断提升。去年就出现了在一块芯片上集成了四个CPU的64位处理器。许多公司正在把几十个32位嵌入式处理器内核集成到必须处理高度并行运算的专用定制芯片中。DSP芯片也在以两种方式向并行度更高的架构转移：在某些场合采用超长指令字（VLIW）方式；在一块包含几十到几百个处理单元的芯片上采用常见的单指令/多数据（SIMD）阵列处理。
在计算能力不断提高的同时，由于新型存储单元结构的出现，快闪存储器的单片存储密度有望达到4GB。处在这一技术前沿的两种主要方案包括多级存储单元（Multilevel
Cell）和镜像位（Mirror-bit）。多级存储单元通过将各比特编码到四个电荷级中的方法，允许在每个存储单元中存储两个数据位。镜像位方案通过把每个比特存储在一个绝缘栅两端的方法在每个存储单元中存储两个比特。
尽管DRAM的存储密度不可能一下跳升至1GB，但可以预计下一代DRAM的运算速度将更快。这种存储器将采用第二代DDR接口，并使I/O带宽跳过800Mbps/引脚。人们还在开发运行速度更快的接口，以使带宽超过1Gbps/引脚。
虽然不像DRAM那样明显，但静态随机存取存储器（SRAM）的存储密度也将继续增加。16MB的芯片目前已可供货，预计在未来的几年中32MB和64MB的芯片也会面市。对于许多SRAM，拥有运行速度更快的接口至关重要。很多公司已经增加了DDR接口和总线转换零延迟特性，但对于某些应用来说这还不够快。QDR接口分离的输入和输出端口可同时处于工作状态，能够进一步增加存储带宽。另外还有如SigmaRAM等接口方案，有望进一步缩短存取时间，并使存储器的工作频率达到400MHz或更高。
为使这些新一代数字电路成为现实，研究人员正致力于改进平版印刷系统。与此同时，采用应变格栅结构和绝缘体上硅（SOI)的新型半导体加工工艺方案将提高电路的运行速度，并降低功耗。用于许多复杂处理器和ASIC的片上金属化工艺已从铝布线转向多层铜布线。目前的焦点是通过降低绝缘材料的介电常数来提升电路的性能。
在存储器领域，新型非易失性技术为设计人员提供了用于其系统的新选择。铁电技术正在一些独立型非易失性RAM器件和试验性的磁阻存储单元中迅速兴起。该技术有望使理想的非易失性存储器成为可能，即一种能够像RAM那样进行读写操作、可与EEPROM或快闪存储器一样在没有电源的情况下无限期地保存数据、且不会有任何的耗损的存储器。这种存储器可在如今需要同时使用RAM和非易失性存储器件的应用中使用。
要解决芯片安装的复杂性问题通常要求更多的I/O端口。然而，单单凭借增加引脚的方法来处理更多的信号总线正变得与提高生产性的目标背道而驰。较宽的高速总线需要进行细致的布局和屏蔽设计，使得它们难以在电路板上实现。为了避免这些问题，最为热门的技术趋势是把串行-解串（SERDES）块集成在芯片上，以便将较宽的总线集中于几个高速串行通道中。这种做法将减少引脚数量、降低功耗并简化电路板设计。
这并不是说并行总线将消失。为了满足下一代高速总线的需要，总线接口电路正在不断发展，以便满足高速系统的需要。比如，低压差分信令（LVDS）正被用来在整个背板上提供干净、高速的信号，或甚至在芯片之间进行数据传送。
简单的逻辑功能电路依然存在。人们仍有可能将门电路、触发器和采用其他工艺技术的产品作为单独元件来购买。业已发生改变的是向单个元件封装技术的转移。借助采用接近显微结构的表面安装型封装的单个门电路或触发器（而不是在一个14引脚或16引脚的封装中提供双门或四门功能电路）即可达到目的。小型封装选择方案压缩了电路板的占用空间、允许在信号流程中进行逻辑器件的准确定位，并缩短了电路板上的走线长度。
模拟电路发展趋势 高精度、低功耗、小封装
在经历了半导体行业历史上最不景气的2001年后，2002年曾被认为将迎来复苏。如今很多分析家提交的报告都表明：2002年半导体业的销售额仅增长了1%，预计市场最终将在2003年起动。不过，模拟和混合信号领域并未像半导体业的其他领域一样历经艰辛。根据iSuppli公司的预测，2002年模拟IC的销售额可望达到277.52亿美元，2003年将增长至307.76亿美元。虽然模拟和混合信号器件在本质上与数字器件有着很大的不同，但两者的发展趋势是保持一致的，即朝着更高的速度和性能方向发展。推动模拟和混合信号器件发展的主要动力是人们对更高的精度、线性以及更小失真的向往。同时，市场也在寻求操作功率更低且封装更小的产品。
以英特尔公司的摩尔定律为标志、旨在不断提高集成度的驱动力尽管不能直接适用于模拟领域，但在模拟和混合信号器件的许多领域中仍很重要。然而，对于操作性能更高的模拟和混合信号IC来说，其衡量标准与数字器件的测量标准大不相同。对模拟或混合信号器件而言，运行速度快未必标志着高性能。
一般而言，性能的提高与电路中有源器件的数量有直接关系。在模拟电路中集成数字功能可以使电路的性能接近理想水平，并实现模拟功能的线路内编程。但在非数字领域，必须在希望采用更多晶体管的需求与通过"Spice"工具模拟几百或几千个器件所需的时间这两者间进行权衡。
模拟设计在电路拓扑结构（即内部元件的互连方式）和布局（即该设计的具体实现）之间总是有着紧密的关联。由于具体的器件级高精度模拟依赖于Spice型工具，模拟设计相比大多数其他测量方法而言不算很庞大。一个混合信号设计可能有多达10000个晶体管，而大多数模拟功能块包含的有源器件不足几百个。由于模拟设计倾向于采用较大的几何尺寸以便获得更好的匹配，模拟工艺可能要比最新的数字工艺落后至少一代。
IC制造商面临的挑战是开发出一种设计方案，使得为数不多的模拟IC设计师的能力得到最大限度的发挥。模拟IC设计师群体总是仰仗那些对半导体器件物理特性有着充分的了解，并拥有设计下一代模拟IC所需的良好数学运算能力的工程师们。与自动化程度相当高的数字设计相比，模拟设计的工具和方法仍依靠设计师所具备的知识、经验和直觉。虽然随着时间的推移，IC的集成度越来越高，但模拟和混合信号器件只是在局部上追随这一趋势。
供应商应对多功能需求的一种方法是把很多以前分立的器件集中到完整的模拟子系统中。这些模拟子系统包括完整的模拟信号处理链 放大器、滤波器和变换器，以及用于数字切换的接口和控制信号。在很多场合，子系统还包含一定的可编程性，以实现对电路参数的调整，从而在操作时更好地完成对子系统的优化。
由于数字工艺仍在继续压缩业已很小的器件尺寸，所以电源也不得不相应地进行调整。电源电压的降低形成了两种不同的趋势。一种趋势是设计能够在更低电源电压下工作的新型模拟功能器件。采用低电源电压的后果是动态范围的缩减和噪声灵敏度的提高。对于一个采用专为低压数字功能器件而设计的单个公共电源的简化设计而言，牺牲的是模拟精度。虽然较低的电源电压有助于减少数字功能器件的功耗，但它对模拟部分的功耗有不良影响。
另一种相反的趋势是把所有的高性能模拟功能器件移到设计的一个单独的部分，并采用一个单独的模拟电源作为工作电源。由于允许模拟和数字部分几乎完全隔离，所以这种电源的分割使设计和电路布局变得容易起来。同时，这种分离也并没有因为需添置稳压器和电源滤波器而使电路板的占用空间增加过多。
系统级上的一个独特趋势是用户工程群中专门技能和知识的减少。人们没时间去获悉模拟部分的全部细节，于是便向模拟IC公司请教相关的专门知识。用户模拟知识的缺乏迫使这些公司必须对他们的器件进行高度集成，并希望这样能让用户使用起来容易一些。模拟IC公司通过把更多的功能单元（如实时时钟、数据变换器、复用器以及模拟信号链的其余部分）置于一个芯片上，并取消为数众多的模拟接口和设计工作的方法来向用户提供帮助。
(岳云 译)
|
|
