莱迪斯半导体公司推出用于Lattice ECP和LatticeEC FPGA系列的DDR SDRAM控制器ispLeverCORE IP核，在系统中的速度可达到200MHz /400DDR。

DDR SDRAM控制器是和工业标准DDR SDRAM接口的通用存储器控制器。控制DDR存储器的时序参数能由用户通过输入到IP模块的信号来调整。此外，该核可以通过设置用在LatticeECP/EC器件所包含的硬件中，便于实现高速DDR存储器接口。

LatticeECP和LatticeEC FPGA系列的DDR SDRAM控制器的主要特性:和工业标准DDR SDRAM接口；高性能DDR 400/333/266/133工作；可编程突发长度2、4或8；可编程CAS等待2或3周期；智能组管理，最小化ACTIVE指令；支持所有标准的DDR指令；用于可靠工作的同步执行；指令流水线，最大化吞吐量；支持多个DIMM；有8个芯片可选择；支持所有共同的存储器配置:SDRAM数据通路宽度8、16、32、64和72位，用于不同存储器的可变寻址宽度，可编程时序参数，通过数据掩饰信号进行字节级写入，芯片选择1、2、4或8位和突发终止。

Lattice Semiconductor www.lattice.com

2005GEC.1