|
|
|
高温SiC基电子组件的封装
|
|
Package of High Temperature SiC-Based Electronic
Components
|
|
■信息产业部电子第二研究所 李桂云
|
本文介绍了一种可在500℃下操作的金厚膜金属化电气互连系统和厚膜材料基的导电芯片粘附方案，接着采用非线性有限元分析（FEA）了热机械进行评估和芯片粘附的优化。
高温电气互连系统
由于96%Al2O3和AIN在高温下具有良好的化学和电气稳定性，所以被选作为基板材料。Au厚膜在高温下能够提供基本的化学和电气稳定性，因此，被选作为金属化材料和线焊材料。在这里我们要讨论的是能够在500℃下操作的、可用于封装低功率、高温微系统的Au厚膜电子互连系统。
Au厚膜是采用丝网印刷的方法印刷到陶瓷基板（AIN或96% Al2O3），并采用推荐使用的固化工艺在850℃的环境气氛下固化，形成印制线路和金属化焊盘，为线焊打下基础。
为检查印刷厚膜电路的高温稳定性，在500℃的大气环境下使用4个探测电阻测量仪对测试电路进行1500小时的电气测试。首先，在室温下测量厚膜线路/电路进行电气测试，然后，待温度上升到500℃时，电流不流动的情况下，对导线的电阻进行长达1000小时的周期性测试。在首次的1000小时测试过程中，电阻在0.1%的范围内稍有波动，如图1所示。在没有电偏置的条件下进行1000小时的测试后，使用50mA
DC电流使电路偏置，并连续监控电阻。使用电偏置经500小时，电阻在0.1 %范围内稍有波动。对多数高温器件封装应用，极小的电阻变量是可以接受的。
除上述高温电子效率外，为在逐渐递升的温度下实现可靠应用，需对高温下的金厚膜金属化系统的机械特性进行评估。经长期在500℃下存储后，96%Al2O3基板上的金厚膜金属化的拉伸强度在室温下进行测试。为了检测机械强度和金厚膜连接系统在高温下的热动态稳定性，对96%Al2O3基板上的金厚膜金属化层的抗剪强度在500℃的温度下进行测试。
在500℃下的抗剪强度（断裂点）减少到0.008%，而在350℃下的抗剪强度与室温下的抗剪强度类似相同。为AIN设计的金厚膜的抗剪强度不象Al2O3的抗剪强度那样高，不过足于满足500℃下操作的微系统应用封装。
当对Al2O3和AIN基板上的金厚膜金属化实施了电子和机械认证后，对厚膜金属化基的线焊测试电路的电气稳定性，包括厚膜导线/焊盘、键合的薄层金线和它们之间的界面在高温下，在氧化的气体中使用和不使用电偏置进行了广泛的测试。测试样品是用22件1mil的金丝线焊（44个键合点）为一个系列。在室温下和500℃下以不同的测试时间对线焊样品的电阻进行了测试。首先测量室温下的电阻，随后温度上升到500℃，监控在环境气氛下经670小时没有电偏置情况下的电阻。如图2所示，而后，温度降回到室温，此时再次记录电阻。经这一周期的热循环后，对在500℃下的电阻实施1200小时的环境气氛下没有电偏置（电流流动）条件下的连续监控。然后，在500℃下再进行500小时的50mA（DC）电流的测试。
在静态热环境下测试的等同的线焊电路是在动态热环境下进行测试的。线焊电路是在室温和首次以最初32℃/min的升温速率,经123次循环，在500℃之间的热循环条件下进行测试的。然后，以53℃/min温度速率（比热冲击率高）进行以50mA电偏置的另外100周期的循环。在热循环过程中，电阻的最大变量在室温下为1.5%，而在500℃下为2.6%。
导电芯片连接
将接触反面的Ni层的Au/Ti/SiC 肖特基二极管作为一种测试器件来测试在高温操作下的芯片连接设计方案。切片后，将1mm 1mm
SiC二极管芯片连接于使用Au厚膜材料的陶瓷基板（可用AIN，或是用96%Al2O3），如图3所示。这种由低电阻芯片连接生成的Au厚膜芯片连接设计方案是封装许多垂直拓朴结构器件所必需的。
对（带有Ni触点的）SiC芯片连接于陶瓷基本的最佳工艺进行了研究。首先，必须重视厚膜的均匀性问题。在最初的干燥工艺中，厚膜"原"材料的有机介质（媒介物）挥发。由于厚膜材料是铺夹在陶瓷基板和SiC芯片的两层之间，逃逸的有机介质分子要从四周逃逸要经过很长一段路径。在快速干燥过程中，会使厚膜分布产生不同程度的变形，因此会导致芯片和基板之间厚膜出现非均匀分布。较慢的干燥工艺（120~150℃）对于保持厚膜键合层的均匀性和在固化后使芯片平行于基板是至关重要的。还应考虑在芯片连接过程中降低有机介质的挥发量也是很有必要的。可以使用一种两步骤的芯片连接工艺。首先将厚膜层丝网印刷到基板上，并在850℃下固化，然后用少量连续厚膜将SiC芯片连接于固化的厚膜图形。
待优化的第二个工艺参数是最后的固化温度。为了降低固化对Au/Ti/SiC 器件界面性能的影响（按照850℃的标准固化温度）,较低的最后固化温度是较理想的。为了确定芯片连接工艺的最佳的最后固化温度，对在不同温度下固化的厚膜微结构和表面沉积层进行了探讨研究。在500℃下固化的厚膜表面显示出极清晰的Au微粉末结构，说明在这一温度下形成固体膜的扩散是不足的。在850℃下固化的厚膜表面显示出粒子尺寸较大，而且表面相当光滑，说明厚膜成形。在600℃下固化的厚膜表面显示出微粉末结构被网状结构和链结构所替代，说明内在厚膜的成形需要一种关键的固化条件。根据研究结果，选用600℃作为最后芯片连接工艺的理想温度。使用螺旋电子光谱学使在500、600和850℃下固化的厚膜表面的沉积层具有特性化。除了使碳和氧表面杂质保持在正常水平以外，在另外三种样品的表面上发现有铜和铅（氧化物作为粘合剂）。与在500℃和600℃下固化的样品表面比较，在850℃下固化的样品表面上的粘合剂浓度相当低，说明高固化温度适合于粘合剂分子迁移到陶瓷基板界面。因此，为达到最佳的连接，应在基板上丝网印刷第一层厚膜后，在850℃下进行固化。由于被用作芯片粘附连接材料的厚膜材料"可看到"板两面的金属（基板上的Au厚膜和SiC芯片反面的Ni薄膜），看起来粘合剂使界面产生明显分层这种现象是不太可能的。采用热压键合技术将0.001″直径的金丝线键合在有厚膜涂覆层的Au薄膜金属化焊盘顶部。还可将厚膜材料用于加固Au薄膜顶部，以使线键合达到较好的效果。用厚膜涂覆Au薄膜金属化区域的顶部，然后在150℃下干燥处理10分钟。在最后芯片连接工艺中（在600℃下），芯片顶部的厚膜固化。
在室温下和500℃下，以不同加热时间，通过测量电流-电压（I-V）来说明粘附后的SiC测试二极管的特性。将在I-V曲线的高电流（正向偏压）区域的最低动态电阻（dV/dI）用于评估芯片连接结构（界面和材料）电阻的稳定性和上限，如图4所示。对于测试引线和键合线分布的电阻分别进行了测量和计算。首先，在室温下进行I-V测量，使粘结后的器件特性化。在减去在正向偏压下测量的测试引线/键合线电阻（施加于下面论述的所有电阻）后器件显示出的纠正（整流）作用和最低动态电阻是~2.6W，如图5所示。而后温度上升到500℃（大气环境下），经~1000小时的I-V测量，对二极管就地进行周期性的特性化处理。前70个小时，在500℃下，最低动态电阻在正向偏压下由3.3W提高到3.8W。随后，动态电阻稍微下降，并保持在3.1W的平均值上。然后，二极管逐渐冷却到室温，再次实现特性化。在室温下测量的最低正向动态电阻为3.3W。值得注意的是在500℃下进行热处理的过程中，随着时间的推移，器件的I-V曲线出现了某种程度的变化。然而，在整个测试过程中和温度区域范围内，粘附的二极管的动态电阻相当低，说明芯片连接的电阻较低和相当稳定。
高温MEMS封装最重要的机械问题是芯片连接的热应力问题和材料选择、结构设计和优化粘附工艺的通用指南，以降低芯片粘附结构总的热应力。假设采用传统的芯片粘附结构，其芯片反面是用粘附材料层与基板形成连接。
对于高温微系统封装，芯片粘附结构的热机械特性主要有两个等级：1.由热机械应力造成的芯片粘附结构的机械破坏;2.热应力/应变对器件机械操作的影响。这两个方面导致的破坏都是由于芯片连接的热机械应力造成的。芯片连接的热机械控制等式很复杂。但在某些情况下，通过分析是可以解决问题的。某些资料通过假设线性弹性材料的性能，采用认真分析的方法对芯片连接组装的设计进行了研究分析。并分析了在简化模型中非线性的作用。考虑到金厚膜的广泛温度范围和低屈服强度，而将非线性弹性塑料限定元素分析用于模拟金厚膜基SiC芯片连接，并作为封装高温MEMS中优化芯片连接的一个例子。
用于FEA模拟的SiC、Au、AIN和96%Al2O3及其温度与机械特性有关。将在室温下记录的数据作为常数。将4H SiC的热和机械特性假设为各向异性。在650~3000psi的屈服强度范围进行模拟。使用在低端分歧的屈服强度进行数字计算。
图6（a）和（b）所示是在室温下，以600℃的衰减温度，四分之一的SiC/Au/AIN芯片连接结构的Ｖon-Mises应力和最大的主应力等高线。根据这张图片的热应力分布，可以得出这样的结论，如果CTE失配得不到良好的控制的话，就不能将倒装片键合技术用于高温MEMS器件。较厚的芯片（或相同材料的应力缓冲层）可明显降低芯片表面区域的热应力。
图6（c）所示是金厚膜层的对等量塑性应变（EPS）。由于其具有与SiC芯片相同的物理机理，金层中最高的EPS位于靠近角落的区域，在这一区域DNP较高。这说明根据对较大芯片分析，较小的芯片尺寸/连接区域可提供相当好的热机械可靠性。
与AIN基板比较，96%AI2O3基板的CTE相当高（~6.2℃，与AIN的 3.9℃比较）。FEA的分析结果说明，使用AIN基板会使SiC芯片的最大Von-Mises应力提高0.29倍，基板的Von-Mises
应力提高0.33倍，金厚膜层的MPS提高0.42倍。相对于金厚膜层的疲劳寿命时间增加，使得热应力/应变提高到4.3~9.0倍（假设
模型中 定律指数，C分别为-0.4和-0.6）。所以，关于芯片连接的热机械可靠性，与96% AI2O3比较，由于AIN的CTE近似SiC的CTE，建议将AIN用于SiC高温MEMS器件的封装中。
通过与金连接层厚度比较，显示出基板、SiC和厚膜层的EPS的最大Von-Mises应力。就AIN基板而言，SiC芯片的最大应力将随着其厚度由20mm减少到50mm而下降0.75倍，
而对于96%AI2O3基板，SiC芯片的最大应力将随着其厚度由20mm减少到50mm而下降0.5倍，金层厚度的增加还可明显提高AIN基板的应力，通过与金连接层厚度比较，可显示出Au层的最大EPS。厚度可从20mm增加到50mm，明显地降低了AIN和AI2O3的金厚膜层的EPS。
芯片粘附结构的热机械应力还取决于偏离衰减温度的温度TR，在这个温度下，芯片粘附结构的热机械特性可衰减。最理想的是，如果可将衰减温度设置在操作温度范围的中间区域的话，芯片连接结构的热机械特性就能得到优化。
|
|
