高速多端口结构增加SoC性能

关键词：SoC

时间：2002-06-12 00:00:00 来源：bwin客户端

“

”

五月六日讯，Virage Logic公司的共享存储器能使系统级芯片(SoC)设计增加数据95%,而不增加芯片面积。

采用该公司的基于SRAM的客户面积，速度和功率(ASAP)高速多端口寄存器文件嵌入式存储器，Virage Logic公司推出了一种用在高速SoC设计的共享存储器系统。这种系统的应用推动DSP，NPU或图形芯片的复合应用，有高的吞吐量而不用牺牲硅芯片面积。因为这两点，SoC设计者正在把高度集成的并联或管线结构用在SoC中的快速处理器上。

随着嵌入式处理器成为高度软件化的可重新配置的，SoC的设计者需要这种灵活性来配置设计周期时的读写口的数量。Virage Logic的多端口寄存器文件嵌入式存储器允许在同一嵌入式存储器中对不同地址进行同时写入。因为不损害到数据的完整性，因此也能从任何区域同时读取数据。因为多端口寄存器文件嵌入式存储器在SoC设计时是可重新配置的，设计者能进行"如果将会怎样"的分析和调整芯片的系统结构以满足所需的面积，速度和功率(ASAP)。

嵌入式处理器目前的解决方案是采用带附加逻辑的多个寄存器文件以模拟多个读端口，它的吞吐量慢。Virage Logic的多端口寄存器文件嵌入式存储器，通过在同一存储器中不同位置的同时存取，能增加处理数据或管线中的指令或并行处理器的速度。

Virage的可重置嵌入式存储器能优化成整个结构中的读写端口那样的大小。存储器还有用户控制的选择功能，它允许在同一时钟周期，用时钟的两个边缘在同样的地址进行读和写操作，从而数据速率双倍(DDR)。

ASAP高速多端口寄存器文件嵌入式存储器用台湾TSMC的0.13微米标准逻辑工艺来制造，一次配置的价格为36000美元起。详情请上网：www.viragelogic.com。

2002.06.12

声明：本网站bwin中国可以用吗? 内容，如需转载，请注明出处；本网站转载的内容（文章、图片、视频）等资料版权归原网站所有。如我们采用了您不宜公开的文章或图片，未能及时和您确认，避免给双方造成不必要的经济损失，请电邮联系我们，以便迅速采取适当处理措施；欢迎投稿，邮箱： editors@eccn.com。

分享到：

[上一篇：] AMD新闪存：标准闪存容量的两倍

[下一篇：] 用在移动处理器的两相PWM控制器