鍦ㄧ嚎搴ц皥
娉ㄥ唽
|
鐧诲綍
涓數缃戦椤�
鏂伴椈
鏂板搧
鏂囧簱
鏂规
瑙嗛
涓嬭浇
鍟嗗煄
鍩硅
宸ュ叿
鍗氬
璁哄潧
鐧剧
GEC
涓婚鏈�
纰冲寲纭�/姘寲闀�
鏅鸿兘鐢垫簮鍙婅兘婧�
鐑棬鍏抽敭瀛�:
鐢佃
鍣0
LAN
PWM
搴ц皥棣栭〉
鍗冲皢涓惧姙
鎸夊巶鍟嗙偣鎾�
鎸夋妧鏈被鍒偣鎾�
鎸夋椂闂寸偣鎾�
鎴戠殑搴ц皥涓績
鑾峰淇℃伅
鍦ㄧ嚎甯姪
璁插骇
鍙紪绋嬮€昏緫搴ц皥
2006骞�11鏈�14鏃�
15:00--17:00
Altera FPGA鍩硅鐨勭綉涓婄瓟鐤�
绠€ 浠嬶細
鏃�
璇︽儏
鍥炴斁
2006骞�9鏈�28鏃�
10:00--12:00
Altera FPGA宓屽叆绯荤粺鐨勫疄鐜板拰瑙e喅鏂规
绠€ 浠嬶細
鏃�
璇︽儏
鍥炴斁
2006骞�8鏈�24鏃�
10:00--12:00
鍒╃敤 Virtex-5 FPGA 瀹炵幇璁捐鎬ц兘
绠€ 浠嬶細
鏃�
璇︽儏
鍥炴斁
1...
涓婁竴椤�
75
76
77
78
79
80
81
82
83
84
85
涓嬩竴椤�
91
鎸夋妧鏈被鍒偣鎾�
鍏ㄩ儴
宓屽叆寮忕郴缁�
DSP
MCU/MPU
鍙紪绋嬮€昏緫
瀛樺偍鍣�
妯℃嫙鐢佃矾
鐢垫簮绠$悊
鍒嗙珛鍣ㄤ欢
浼犳劅鍣�
鏃犳簮鍏冧欢
娑堣垂绫荤數瀛�
鏁板瓧鐢佃(DTV)
鏃犵嚎閫氫俊
鎵嬫満
缃戠粶閫氫俊
璁$畻鏈哄拰澶栬
姹借溅鐢靛瓙
宸ヤ笟鎺у埗
娴嬭瘯娴嬮噺
鐢垫満鎺у埗
3D鎵撳嵃鎶€鏈�
鏅鸿兘瀹跺眳
鍙┛鎴磋璁�