| 主题:使用MAX II CPLD降低系统成本节省开发时间 |
| 在线问答: |
| [问：zcplhh] |
MAX II CPLD
能否提供样片？与原来的程序下载方法一样吗？ |
| [答：CRobin] |
可以.具体情况你可以和altea的代理上联系.下载方式兼容原来的MAX器件并有加强的部分更方便工程师的开发. |
[2004-3-30 10:26:56] |
| [主持人：ChinaECNet] |
我们已经进入问答阶段如果听众想重温演讲或内容可以点击下面“回顾演示”重看演讲。 |
[2004-3-30 10:27:05] |
| [问：songhengli] |
哪些措施可以有效地消除CPLD中的毛刺？怎样知道CPLD内部有无毛刺？ |
| [答：CRobin] |
Just a advice,here is some detail information about your question in
www.fpga.com.cn. |
[2004-3-30 10:28:21] |
| [问：gsge] |
请问：如何用贵公司的产品设计精密的数字锁相环电路，和异步FIFO电路？ |
| [答：Mark] |
在Altera公司的FPGA中提供更精密的锁相环电路和FIFO电路。你可以在fpga中直接使用这些功能 |
[2004-3-30 10:28:24] |
| [问：hxiong] |
请问如何根据自己的需要选择合适的CPLD,保证CPLD内部资源能够可靠满足要求? |
| [答：Stone] |
你可以从以下几个方面来选择合适的CPLD:1)Les(Macrocell)2)I/O
3)工作频率4)功耗5)价格 |
[2004-3-30 10:29:39] |
| [问：hanjl] |
MAX II
CPLD的I/O管脚驱动能力如何？可支持的接口标准有几种？ |
| [答：CRobin] |
A)for different I/O standard,here is different driver capacity,which
I/o standard driver you want to know?Here is some introduce about MAX
I/O feature:? Supported standards: LVTTL 3.3V/2.5V/1.8V/1.5V? 5V
Input tolerance with external resistor + PCI Clamp? Schmitt
triggers? MultiVolt I/O on up to 4 I/O banks? PCI in EPM1270,
EPM2210? Programmable drive strength and slew rate? Unique OE
signal per pin? Other features (pull-up, bus-hold, open-drain,
etc.)? Hot-socketing? Fast I/O connection for tPD or tCO
paths |
[2004-3-30 10:32:25] |
| [问：qgfice] |
还有我想问的是 ALTERA的产品在功耗方面以及散热方面有什么特别的注意事项 |
| [答：ARobin] |
Altera最新的产品采用先进的.13/.09芯片工艺，功耗很低，对散热没有特殊要求。工程师在设计完成之前可以通过我们提供的在线功耗计算软件估算设计的功耗，从而对散热有一个预先的估计。 |
[2004-3-30 10:32:36] |
| [问：cyjim] |
MAX II
CPLD与之前的CPLD芯片相比具有什么新的发展和更好的特性？其LE的最大规模是多少？CPLD与单片机组合制作系统电路时其外围接口需要什么模块？CPLD如MAX7128S其GCLK1和GCLK2的时钟是外加晶振吗？ |
| [答：Mark] |
MAX II
CPLD与之前的CPLD芯片相比具有更低的功耗，更大地容量，更高的性能以及内嵌存储器等更好的特性。LE的最大规模是2,210LE，CPLD与单片机组合制作系统电路时不需要外围模块。CPLD如MAX7128S其GCLK1和GCLK2的时钟是全局时钟输入管脚 |
[2004-3-30 10:34:43] |
| [问：bmhdtv] |
CPLD现在最大门数能到达多少门，和FPGA相比有什么主要差别了？ |
| [答：Dawson] |
目前在我们的前一代CPLD中，最大门数为10K（512宏单元）,而在MAXII和FPGA中，我们不采用门数来衡量大小，MAXII最大为2210个LE，大约等效于1700个宏单元。他们的主要差别有：上电即工作（CPLD不需再配置）；CPLD掉电非易失;FPGA容量更大等 |
[2004-3-30 10:34:58] |
| [问：phoenixbb] |
MAX ii CPLD
与以前的MAX3000、7000系列最大的不同在什么地方？能够提供的型号范围？ |
| [答：Susan] |
For MAX:Process Technology: 0.3-um CMOSLogic
Architecture: Product TermDensity Rang: 32 to
512Routing Architecture: GlobalOn-Chip Flash
Memory: NoneMax. I/O: 212Supply
Voltage: 5.0 V/3.3V/ 2.5VGlobal Clock Network: 2
per DeviceOutput Enables: 6 to 10 per DeviceFor MAX
II:Process Technology: 0.18-um FlaxhLogic
Architecture: Look-up TableDensity Rang: 128 to
2210 (240 to 2210 LE)Routing Architecture: Row &
ColumnOn-Chip Flash Memory: 8 K bitsMax.
I/O: 272Supply Voltage: 3.3V/ 2.5V/1.8
VGlobal Clock Network: 4 per DeviceOutput
Enables: 1 per I/O pin |
[2004-3-30 10:35:11] |
| [问：sxxhhh] |
CPLD入门好像比较难，希望能介绍一下cpld从最初开始设计，调试，综合，烧写程序的详细步骤！ |
| [答：ARobin] |
Altera提供了基于QuartusII软件的整个PLD开发平台，从设计输入、综合、仿真、布局布线、下载调试，所有开发流程可以全部在一个平台下完成。Altera的网站上提供有QuartusII
Hand book，对设计的步骤有详细描述。请访问：www.alter.com |
[2004-3-30 10:36:32] |
| [问：xdz3701] |
与以前Altera公司推出的CPLD器件相比，MAX II
CPLD最大的优点在哪？ |
| [答：Susan] |
1) Half the cost2) 1/10th the Power Consumption3) 2X
Performance Increase4) 4X Density Increase |
[2004-3-30 10:37:13] |
| [问：Xipuzhao] |
首先感谢此次讲座，请问解决并行总线与I2S总线的MAXII方案，大概需要多少单元，多少成本？这是我们很关心的问题。 |
| [答：CRobin] |
A)For Parallel interface,need min 45 LE,and max 145 LE base your
parallel data width.B)For I2C interface,in need 3rd IP support.And you
can get more information for Altera web sit about I2C
IP:http://www.altera.com/products/ip
/iup/i2c/ipm-index.jsp |
[2004-3-30 10:37:14] |
| [问：yumian] |
我看到MAX II
可以通过电源管理来节省系统功耗，请问，MAXII与专门的电源管理芯片比较有什么优势呢？ |
| [答：Mark] |
更低的功耗，更方便的控制，更容易的改变上电时的各种参数，更方便的控制各芯片的cs reset 信号 |
[2004-3-30 10:38:27] |
| [问：570975] |
我刚刚准备开始使用MAX器件，请问可否直接跳到MAXii器件了，需不需要增加什么成本？ |
| [答：Susan] |
You need to use Quartus II 4.0 software to re-compile your
design. That"s all you need to do. |
[2004-3-30 10:38:44] |
| [问：manck] |
MAX
II器件与原来的MAX器件在宏单元数相同的情况下价格上有何差异? |
| [答：Horace] |
For all the SAME on MC, I/O, the price of MAX II is cheaper than
MAX |
[2004-3-30 10:39:10] |
| [问：imcth] |
MAX II的保密性能如何？原来的并口下载线支持吗？ |
| [答：ARobin] |
MaXII 的设计一次性下载，上电即可工作，不需从PROM读取数据，保密性很好。不支持并口下载。支持JTAG下载。 |
[2004-3-30 10:40:23] |
| [问：lxyc] |
1.MAX II如何才能得到样品，尤其是替代EPM7128的样品？2.MAX
II的用户Flash可以用于存储诸如Bootloader之类的代码？3.以前在MAX上面的开发了成果能否不加任何修改的用在MAX
II上？ |
| [答：Stone] |
1.MAX II样品可以直接向代理联系，MAX II最小容量为EPM240有192个宏单元.2.MAX
II的用户Flash可以用于存储诸如Bootloader之类的代码3.以前在MAX上面的开发的成果可以转移到MAX
II,Quartus具有转换MAXplus设计功能. |
[2004-3-30 10:41:01] |
| [问：linyc] |
在MAX II
中使用VHDL好像不支持复杂逻辑,编程思路经常被打断,最后不得不回到原始实际方法:电路原理图输入.请问除了改用AHDL还有没有其他更好解决办法. |
| [答：Dawson] |
比较难理解你的具体情况，硬件架构跟设计的方法（语言或原理图）是没有关系的。如需进一步沟通，请联系我们http://www.altera.com/corporate/contact
/sales/intl_distis/con-int_distis.html#D-China |
[2004-3-30 10:41:18] |
| [问：gallison] |
MAX支持多种工作电压，请问在不同供电电压下，芯片功耗是否有变化？ |
| [答：Mark] |
不同的I/O接口，不同的电压电流标准，所需要的功耗是不同的 |
[2004-3-30 10:41:58] |
| [问：qi4wola] |
cpld在一定程度上有寄存器数量的限制,你认为CPLD的优势在哪里? |
| [答：CRobin] |
如我门的prensentation所说,低成本,设计的便利性,很适合做系统io的扩展,上电顺序的控制等.随着MAX
II的推出,相比以前的CPLD有了更多的寄存器,所以除了传统CPLD的优势以外,你可以用MAX II 做更多的工作. |
[2004-3-30 10:42:22] |
| [问：mayanf] |
max ii cpld 对仿真开发软件的要求？ |
| [答：ARobin] |
MaxII可以在QuartusII内置仿真器下进行仿真，同时支持业内所有流行的仿真工具软件，如Modelsim，NC-sim,
VCS等等。 |
[2004-3-30 10:44:51] |
| [问：xjxmax] |
MAXII和MAX架构有什么本质的区别？客户选择MAXII后如何平滑的过渡？ |
| [答：Stone] |
Parameter MAX
MAX IIProcess Technology 0.3-um CMOS0.18-um FlashLogic
Architecture Product Term Look-Up Table (LUT)Density Range 32 to
512 Macrocells 128 to 2210 Macrocells(240 to 2,210 LEs)Routing
Architecture Global Row & ColumnOn-Chip Flash Memory None 8
KbitsMaximum User I/O Pins 212 272Global Clock Networks 2 per
Device 4 per DeviceOutput Enables (OEs) 6 to 10 per Device 1 per I/O
PinSchmitt Triggers None 1 per I/O Pin |
[2004-3-30 10:45:04] |
| [问：feifu21] |
为什么有时用通用编程器烧EPC1或EPC1441会出错？是不是altera的cpld只能专用altera的烧录器呢?这样会不会在研发成本上增加了好多? |
| [答：CRobin] |
1,For EPC1 and EPC1441,we sugguest you use Altera dedicate programmer
or Altera certified programmer to program.2,For your new design,we
sugguest you use altera latest FPGA like cyclone and you can use EPCS
devicde to config FPGA,and program the config device only use downlaod
cable.It is easy use and convenience. |
[2004-3-30 10:46:13] |
| [问：lushch] |
请问Max7000系列和单片机如何接口？省去外围的高低位锁存及译码电路。谢谢！并预祝此次座谈会圆满成功！！！ |
| [答：Stone] |
外围的高低位锁存及译码电路可以做在CPLD内部 |
[2004-3-30 10:46:53] |
| [问：dvfeng] |
Altera新款MAX II
CPLD开始生产后，原有的MAX系列是不是会停产。新款有什么特色？ |
| [答：Horace] |
1. MAX still on production2. MAX II characteristics:- 0.18
um Flash- Look UP Table- 128 to 2210 MC- 8 Jbits on chip flash
memory- MAX 272 I/O pins- Supply Voltage 3.3V or 2.5V or 1.8V-
4 global clock per device- 1 output enable per I/O pin |
[2004-3-30 10:47:08] |
| [问：cdlyl] |
能否在CPLD中集成多片类似8253功能的设计 |
| [答：CRobin] |
You can do it.It only depend CPLD resource capability you
select. |
[2004-3-30 10:47:18] |
| [问：hrren] |
CPLD中信号完整性设计如何考虑，有无一些通用规则？ |
| [答：Mark] |
CPLD中信号完整性在芯片设计中已经充分考虑并解决。CPLD与外围芯片的接口及PCB设计与其他数字电路的设计没什么区别。 |
[2004-3-30 10:47:20] |
| [问：snowmfx] |
请问可以用Altera的lpm函数定义MAXII中的flash
rom吗？ |
| [答：Rock] |
you can not define the flash rom of MAX2,however you can use the lpm
to define the interface accessing the flash of user space. |
[2004-3-30 10:47:24] |
| [问：zhouyunhui] |
请问能否用Altera器件实现PCI-X
Arbiter功能,如可以能否提供实现他的代码? |
| [答：Dawson] |
我们能在FPGA里实现完整的PCI-X MARSTER/TARGET
控制协议。请参看http://www.altera.com/products/ip/iup/pci/m-dcm-pcix.html；http://www.altera.com/products/ip/iup
/pci/m-pld-pcix_mastarg_3264.html；
http://www.altera.com/products/devkits
/altera/kit-pld_stx_pci.html |
[2004-3-30 10:47:48] |
| [问：kench] |
我想用cpld 做16bit pwm 模擬14bit d/a
的功能,頻率要求不高50hz 即可,用你們的哪一個型號可以呢,價錢盡量低一點,有現成的方案嗎？ |
| [答：ARobin] |
这个设计很容易在我们的PLD器件内实现，可以用目前性价比很高的MAX3000A系列器件，逻辑单元可以根据资源使用情况进行选择。目前没有现成实现方案。不过设计应该不难。 |
[2004-3-30 10:48:20] |
| [问：taoshahai] |
请问将HBD3编码和解码以及均衡做在一个MAX里面可以吗？ |
| [答：Mark] |
请根据您使用的逻辑资源及具体使用的功能来确定 |
[2004-3-30 10:48:59] |
| [问：sphinxxf] |
请问MAXII的FLASH可以实现哪些配置？可以代替EPC系列的配置芯片吗？ |
| [答：CRobin] |
A)MAX II no need config device,and it include into device.B)Here
is two flash part in MAX ii devie.one part is config flash,use to
config.other part is user flash,you can use it like eeprom. |
[2004-3-30 10:50:06] |
| [问：morestony] |
用altera的FPGA作的异步FIFO在使用过程中，是否无法完全读空？即FIFO中是否始终有一个或几个字节。 |
| [答：Mark] |
用altera的FPGA作的异步FIFO在使用过程中可以完全读空 |
[2004-3-30 10:50:33] |
| [问：honger] |
1.MAX II CPLD 与MAX PLUS
II的区别和特性；2.能否应用于FPGA的设计；3.如何获取相关资料。 |
| [答：ARobin] |
1、MAXII是我们最新的CPLD器件，MAXPLUSII是Altera早期的PLD开发软件，目前已经逐步被QuartusII软件取代。。2、MAXII的逻辑资源相当大，可以用于相对较小的FPGA设计。3、请访问www.altera.com |
[2004-3-30 10:51:35] |
| [问：gudupwf] |
能否用QUARTUS II 3.0来针对MAX II
CPLD器件进行设计? |
| [答：Mark] |
您需要使用QUARTUS II 4.0来针对MAX II CPLD器件进行设计，您可从网上下载QUARTUS II
4.0的网络版或找代理商联系 |
[2004-3-30 10:51:53] |
| [问：b00114414] |
MAX II
是否支持多种CPLD的开发？ MAX II
在CPLD的开发过程中有哪些第三方开发工具帮助加快开发？ |
| [答：Rock] |
MAXII is not a software platform like MAXPLUSii,it is device and our
new CPLD family like MAX3000A.You can use ALTERA QuartusII as your
FPGA/CPLD development platform since it is very strong and an integrated
platform,which contains design entry,simulation,synthesis and p&r.As I
know,most popular 3rd part EDA tool support MAX2 |
[2004-3-30 10:52:09] |
| [问：qin] |
MAX
II能在系统中进行编程(ISP)吗?如果行,通过那个端口进行? |
| [答：ARobin] |
可以，提供JTAG在线下载。 |
[2004-3-30 10:52:10] |
| [问：hawkdtw] |
请问我以前在MAXPLUS II下编制的程序能在MAX
II下用吗？ |
| [答：Susan] |
NO. Only Quartus II software supports MAX II
family. Please go to www.altera.com to download Quartus II
software or contact our distributors to ask the CD of Quartus II
software. |
[2004-3-30 10:52:36] |
| [问：howeverlife] |
MAX II 的最高速度上限可以达到多少呢 |
| [答：CRobin] |
A)It hard to say.And it depend on your design.B)However,we have
made benchmark about MAX II.you can contact with altera get more
information. |
[2004-3-30 10:53:25] |
| [问：huangxq26] |
ALTERA是否提供开放的用户编程接口，供其他控制元件通过此xytk接口对CPLD/FPGA实现在线编程/更新？ |
| [答：Mark] |
ALTERA提供开放的用户编程接口，供其他控制元件通过此接口对CPLD/FPGA实现在线编程/更新 |
[2004-3-30 10:53:28] |
| [问：smx64098] |
请问:利用原来的MAXPLUS的
编程下载工具能否对现在的MAXII编程 |
| [答：ARobin] |
不能使用，请采用QuartusII最新版本。 |
[2004-3-30 10:53:52] |
| [问：vigour] |
PLD CPLD FPGA 三者有什么区别及关系. |
| [答：Stone] |
你可以到www.fpga.com.cn上看详细内容.简单的特性比较如下:CPLD:Instant-On Low Cost
Ease of Use Non-Volatility Single ChipFPGA:High DensitiesFast
fMAXEmbedded SRAMPLLsIntellectual Property
(IP) |
[2004-3-30 10:54:14] |
| [问：gallison] |
MAXII的构架有点像带Flash的低端FPGA，是否会使芯片的延时变得不可确定？ |
| [答：Susan] |
Timing of MAX II will depend on the routing. We do provide
two timing delay data for referece. Also you can get the timing
informatiion from the timing analysis report. |
[2004-3-30 10:55:17] |
| [问：songziyy] |
CPLD受门数的限制，开发大系统很受限制，感觉还是不如FPGA，如何更好的根据系统需要选择CPLD|？？ |
| [答：Dawson] |
MAXII是传统的CPLD容量的3倍以上，以前在很多传统CPLD不能满足需求的地方，现在MAXII都能有它的用武之地。如何更准确的评估你的系统的大小，主要根据经验来判断，你也可以跟我们的工程师联系 |
[2004-3-30 10:55:44] |
| [问：570975] |
用MAX器件代替原来分立简单的门电路，是否需要熟悉专门的AHDL语言，这个需要多长时间？ |
| [答：Mark] |
不需要，您可使用原理图方式进行设计。 |
[2004-3-30 10:55:53] |
| [问：wangdwl] |
由于CPLD的资源有限，总是不能实现存储器、FIFO之类，MAX
ii可以在内部自己实现吗？ |
| [答：Rock] |
since MAX2 adopts innovative architecture to build CPLD logic.Like
FPGA,the basic logic module is LE .In MAX2 fabric,it does not
contain embeded block ram,so it is not possible to implement them in
it. |
[2004-3-30 10:56:09] |
| [问：823968] |
max II芯片内部的flash数据通过什么方式写入 |
| [答：CRobin] |
The MAX II UFM interfaces with the JTAG port and with core logic –
this gives users the ability to create or use any interface standard (SPI,
parallel, etc.) to write or read from the UFM. |
[2004-3-30 10:57:36] |
| [问：macoy] |
如何使用Schmitt
trigger实现抗干扰功能？实现途径又是怎样的？ |
| [答：ARobin] |
我们的PLD器件内部不支持Schmitt Trigger。 |
[2004-3-30 10:57:52] |
| [问：qihong] |
请问MAX II系列最小规格有多少宏单元?多少I/O? |
| [答：Dawson] |
EPM240有192个宏单元，80个IO |
[2004-3-30 10:58:13] |
| [问：hawkdtw] |
您好，请问怎么把单片机和CPLD很好的结合应用呢？ |
| [答：Stone] |
CPLD可以用于单片机的外围译码,复位电路,I/O扩展,代替以前的分裂元件等.单片机+CPLD还可以使用我们的NIOS+FPGA方案 |
[2004-3-30 10:58:16] |
| [问：kong
weiqiang] |
能把原来的CPLD程序移植到MXA II
CPLD中吗？管脚方面有相类似之处吗？ |
| [答：Rock] |
you can migrate your old design which already ran on other CPLD family
to MAX2.Be reminded that the IO pins are not compatible with each
other. |
[2004-3-30 10:59:12] |
| [问：icchaser] |
请问CPLD中有内嵌的硬核乘法器吗？ |
| [答：Mark] |
目前没有，您可使用软乘法器 |
[2004-3-30 10:59:20] |
| [问：823968] |
maxIIcpld能够同时支持多种i/o电压存在吗？ |
| [答：ARobin] |
MAXII支持1.8/2.5/3.3V IO电压 |
[2004-3-30 11:00:24] |
| [问：yeey] |
Quartus II 与Muxpluss II
相比，有什么优点，适合于开发什么样的cpld？ |
| [答：Mark] |
Quartus II 提供对新器件的支持，及更强的综合，布局布线功能，更快的速度。 |
[2004-3-30 11:01:59] |
| [问：lzqtim] |
我在使用CPLD时发现使用电容冲放电脉冲作为时钟输入进行上电配置时，并不能成功，这种情况在MAX II
CPLD里会发生么？谢谢 |
| [答：Rock] |
对不起,你的问题不是很清楚.CPLD 是不需要配置的,只有FPGA才需要上电配置.能不能详细说明一下? |
[2004-3-30 11:02:45] |
| [问：weijie_lee] |
有没有不用时钟就可以工作的CPLD器件，可以静态的实现复杂的逻辑电路那种？ |
| [答：Mark] |
CPLD可以静态的实现复杂的逻辑电路 |
[2004-3-30 11:02:46] |
| [问：chujy2004] |
因为以前我是使用flash存储bootloader,我想问一下，MAX
II是否提供特定的工具来对用户flash编程？ |
| [答：CRobin] |
A)Yes,you can use MAX II internal user flash,UFM as
bootloader.B)The MAX II UFM interfaces with the JTAG port and with
core logic – this gives users the ability to create or use any interface
standard (SPI, parallel, etc.) to write or read from the UFM.C)Here is
encough tools help you in QII. |
[2004-3-30 11:03:03] |
| [问：谢文志] |
MAX II中CPLD中的逻辑单元利用率能达到多高? |
| [答：CRobin] |
It depend on your detail design. |
[2004-3-30 11:03:28] |
| [问：wangdwl] |
刚才听你讲，MAXII可以替代小型FPGA，这个小型的范围大概是多大单元？ |
| [答：Mark] |
少于2210个LE |
[2004-3-30 11:04:08] |
| [问：hawkdtw] |
（1）我是一个初次使用CPLD者，请问语言VHDL和Verlog
HDL有什么不同吗？（2）怎么才能结合单片机和CPLD的优势，在一个系统中使用呢？有没有一些参考方案可供参考呢？ |
| [答：ARobin] |
1、VHDL
和Verilog各有特点，简单来说，VHDL象PASCAL语言，非常严谨，而Verilog很象C语言，使用很灵活。目前业界这两种语言都在广泛使用。2、Altera提供片内系统解决方案（SOPC），用户可以使用altera提供的软NIOS
CPU核，片内实现单片机和PLD结合成一个系统。 |
[2004-3-30 11:05:50] |
| [问：leonqin] |
请问MAXII器件上电时，是不是会有短暂的上电配置阶段，此时IO为高祖吗 |
| [答：Mark] |
是的IO为高阻，这个过程是瞬间完成的，可以忽略。 |
[2004-3-30 11:05:51] |
| [问：lps1999] |
能否用CPLD做几个字节的FIFO(8位宽度),能否提供范例? |
| [答：CRobin] |
Yes.You can use implement FIFO in MAX II,and you can easy use it in
QII software with Megawizard. |
[2004-3-30 11:06:10] |
| [问：oezhou] |
除了使用lpm来使用片内flash外,直接定义比如:reg[7:0]
flash[255:0]这样可以使用吗?谢谢 |
| [答：Rock] |
no,such code will only be implemented in LE of max2 cpld. |
[2004-3-30 11:06:44] |
| [问：ZHANGB] |
一般CPLD内部资源利用到多少百分数为好？使用中发现内部资源利用较低时，设计比较容易实现。 |
| [答：Stone] |
一般推荐CPLD内部资源利用到80%左右为好(80%的逻辑,80%的I/O)MAXII结构的改进,更利于布局布线. |
[2004-3-30 11:06:46] |
| [问：happy
bob51] |
在网上下载的QUARTUS II 4.0有时间限制吗？ |
| [答：Mark] |
在网上下载的QUARTUS II 4.0没有时间限制，但有功能上的限制 |
[2004-3-30 11:07:04] |
| [问：hnzqw2002] |
早上好！ 请问工程师，MAX||芯片什么时候上市，MAX||芯片的品pin－out（管脚图）文件，在什么地方下载。 谢谢！ |
| [答：ARobin] |
你好，MAXII计划在今年10月开始上市提供样片，可以从https://go.altera.com/extranet2001/products
/devices/max2/mx2-index.html下载datasheet |
[2004-3-30 11:08:22] |
| [问：qin] |
MAX
II中有没有PLL?时钟是否是内置还是外接?需要多少个时钟? |
| [答：Rock] |
there is no pll in max2,you can use external clock source through 4
dedicated clock input pin |
[2004-3-30 11:08:46] |
| [问：lgf60] |
如何利用CPLD设计TCP/IP网络接口，使用什么型号的CPLD，是否有可供下载的示例代码？ |
| [答：Mark] |
这需要看您的设计需要的逻辑资源而定 |
[2004-3-30 11:08:59] |
| [问：happy
bob51] |
Quartus II购买需要多少钱？有没有免费的？ |
| [答：Horace] |
Quartus II is around USD 2,000 per subscription.By the way,
you can try to download Quartus II Web Edition ( free ) on Altera web
site. |
[2004-3-30 11:09:02] |
| [问：manck] |
与EPM7512对应的MAX II器件的型号是什么?我想用MAX
II来替换原来的MAX器件. |
| [答：Rock] |
emm570 will suit your requirement. |
[2004-3-30 11:09:33] |
| [问：ssufn] |
在MAXII中实现乘法运算的速度由什么决定，与芯片的Fmax有对应关系。 |
| [答：CRobin] |
one side,it depend our MAX II device character.other side,it
depend your detail multiplication spec. |
[2004-3-30 11:09:57] |
| [问：haody] |
请问如何有效降低CPLD动态功耗？ |
| [答：ARobin] |
1、降低工作频率2、不工作的电路使用时钟使能disable掉。3、使用低的IO电压 |
[2004-3-30 11:09:58] |
| [问：hanxin] |
在应用方面，MAXii
是否可以使用的工业控制领域，比如低压电器控制方面，它的EMC性能怎样？ |
| [答：ARobin] |
ALtera的产品已经广泛使用在工业控制领域、计算机、消费电子、通讯产品上面，EMC性能均通过了严格的标准测试。 |
[2004-3-30 11:11:39] |
| [问：flyaaron] |
请问公司有没有利用max II
cpld编写VME接口的示例代码？或者有没有满足开发vme总线接口的型号？谢谢。 |
| [答：Rock] |
you can check on www.altera.com for the reference design on VME
interface design.as i know,vme can be easily implemented in any max2
series. |
[2004-3-30 11:11:49] |
| [问：gxths] |
王青松先生： 你好！ 得知这次座谈的消息很高兴，我想了解一下在使用MUXPLUS
π进行程序设计的过程中，如何优化程序，使硬件资源得到更好利用。 谢谢！ |
| [答：Mark] |
最好的优化方法还是从代码的算法方面来考虑，软件的优化只能基于您的代码及综合出的结果。 |
[2004-3-30 11:12:15] |
| [问：lzqtim] |
电容冲放电的脉冲能否满足作为MAX II
CPLD全局时钟输入？我想用CPLD实现上电配置。 |
| [答：Stone] |
电容冲放电的脉冲变化一般较缓慢,可以通过MAXII的 Schmitt Triggers处理后较好. |
[2004-3-30 11:12:42] |
| [问：jkxshao] |
请问MAX2系列CPLD芯片最多会有多少个LE? |
| [答：Rock] |
the largest max2 is epm2210 wich contains 2210 le. |
[2004-3-30 11:13:07] |
| [问：ZHANGB] |
电路设计有输出信号，单编程后该引脚始终测不到输出信号，为什么？ |
| [答：ARobin] |
请问您使用的是什么器件？编程是否成功？可能是管脚锁定有误。 |
[2004-3-30 11:13:24] |
| [问：823968] |
maxII内部的用户可用flash区，有多大空间，用户如何写入数据 |
| [答：Dawson] |
8kbit,关于其操作请参考
http://www.altera.com/literature/lit-max2.jsp |
[2004-3-30 11:13:50] |
| [问：kunlun
huang] |
请问在设计的时候采用FPGA内部的RAM做FIFO和采用外接FIFO芯片两者的主要优缺点。（我们使用的是EP1S20) |
| [答：Rock] |
internal fifo can improve your system (fpga design)performance,
external fifo can bring you vast density. |
[2004-3-30 11:15:04] |
| [问：gaoming_nt] |
王先生：您好！ 我是一名高校教师，现在正指导学生进行毕业设计，设计课题中有些是基于FPGA的设计。我们对MAX
II CPLD很感兴趣。请问：1.我们从哪里能获得MAX II CPLD的资料? 2.如果我们购买少量的MAX II
CPLD芯片，和谁联系？ 3.MAX II CPLD芯片的价格？3. |
| [答：Mark] |
您可向我们的供应商联系您的这些需求。来得到您所需要的软件，资料及器件。您也可从我们的网站上直接下载您所需要的芯片资料及软件 |
[2004-3-30 11:15:18] |
| [问：walkcman] |
请问专家：我以前用MAX7000做过模拟音频矩阵，新的MAX
II器件可传输的信号带宽为多少？可不可以用它来实现模拟视频，模拟、数字音频等交换？谢谢！ |
| [答：ARobin] |
MAXII的工作频率和您的设计有关，请访问
https://go.altera.com/extranet2001/products
/devices/max2/literature/mx2-literature.html了解其性能。MAXII的性能大大优于MAX7000，肯定能够满足您的使用要求。 |
[2004-3-30 11:15:58] |
| [问：lnlsn] |
我要开发超声波表，使用的是时差法，即比较收发到的超声波的时差（nS级）。另外我想知道cpld或fpga
逻辑电平的门限，像我这样的应用选择cpld还是fpga （锂电池应用）。 |
| [答：Dawson] |
介于你对功耗有一定的要求，MAXII能很好的满足你的应用。关于逻辑电平的门限，主要与你所选择的CPLD或FPGA的IO所用的标准，不同的标准，门限不同，具体的可参考相应的技术手则。 |
[2004-3-30 11:17:05] |
| [问：kong
weiqiang] |
和Stratix II FPGA相比,MAX II
CPLD有和优越性? |
| [答：CRobin] |
Stratix II is altera high performance FPGA for high speed,high
performance,high complex design application.MAX II CPLD is
more suit for glue logic and less resoure application. |
[2004-3-30 11:17:56] |
| [问：flyaaron] |
Could Altera provide the smaple code of vme
bus bridge chip? |
| [答：Mark] |
请在我们的网站上查找参考设计及ip core方面的信息 |
[2004-3-30 11:18:06] |
| [问：kunlun
huang] |
请问哪里可以找到关于用贵公司的器件做设计的时候电源系统和时钟系统方面的参考或使用指南 |
| [答：Rock] |
refer to the application note on www.altera.com |
[2004-3-30 11:19:15] |
| [问：gczhr] |
MAX II
CPLD如何和MATLAB有机的结合起来以节省开发时间？ |
| [答：Mark] |
请使用dspbulder |
[2004-3-30 11:19:32] |
| [问：labilizations] |
MAX
II的在线编程方式与MAX系列一样吗？下载电缆是否相同？ |
| [答：Stone] |
MAX II CPLDs Support All MAX 7000 JTAG Methods |
[2004-3-30 11:19:33] |
| [问：guo69] |
对于ｍａX11 的输出驱动能力是多少？ |
| [答：Dawson] |
如使用LVTTL,单引脚最大的驱动电流是16ma |
[2004-3-30 11:19:59] |
| [问：labilizations] |
演讲中提到其可应用于PCI接口设备，请问PCI的IP是自带或是自行开发设计还是可以购买？ |
| [答：Rock] |
you can buy it with discount if used on max2 |
[2004-3-30 11:20:11] |
| [问：weijie_lee] |
请问：如何注册QUARTUS II 4.0使其无功能限制？ |
| [答：Dawson] |
我们的web edition有大部分的基本功能 |
[2004-3-30 11:21:14] |
| [问：lps1999] |
MAX-II的JTAG下载线可以自己制作吗? |
| [答：CRobin] |
Yes.You can DIY. |
[2004-3-30 11:22:01] |
| [问：stpan] |
我想将CPLD用于汽车电子产品，不知道其可靠性如何，有没有汽车级的芯片 |
| [答：Horace] |
I do think so, can you let me know your email address ???So
that we can have further discuss. |
[2004-3-30 11:22:41] |
| [问：gallison] |
请问有没有EVM板计划，大概价格是多少？ |
| [答：Susan] |
The EVM board will be ready at Q4 2004. No pricing
information avalialbe at this moment. |
[2004-3-30 11:24:20] |
| [问：yangouyang] |
我应该怎样在MaxPlus中使用硬件描述语言〉哪种语言比较好？ |
| [答：ARobin] |
请在MAXPLUSII中创建一个设计文件，使用HDL语言设计，然后将这个文件设定为当前工程的对象，设定器件后即可进行编译。VHDL和Verilog各有特点，我们都支持。 |
[2004-3-30 11:24:39] |
| [问：beeder] |
器件、评估板、开发集成环境怎样得到？ |
| [答：Horace] |
Can you let me know your email address ???So that our people (
Cytech ) will contact you. |
[2004-3-30 11:28:27] |
| [问：wg1214] |
MAX II CPLD的整个开发过程？ |
| [答：Rock] |
it is normal as general cpld design |
[2004-3-30 11:28:36] |
| [问：mark
tang2004] |
现CPLD最小静态功耗大概是多少？IO还支持5V吗？ |
| [答：CRobin] |
1)MAX II is a low power CPLD,For "G" MAX II devie,with 1.8V powr
supply,min static current is 2 mA2)The two larger MAX II devices, the
EPM1270 and EPM2210, partially support 5V I/O tolerance but require the
use of an external series resistor and enabling of the internal PCI clamp
diode. |
[2004-3-30 11:28:41] |
| [问：张振坤] |
什么是LUT?它的结构和功能请详细介绍一下. |
| [答：ARobin] |
LUT－Lookup
table，查找表，逻辑上相当于多输入的真值表功能，主要用于组合逻辑，请参考我们的datasheet，上面有对结构的详细描述，https://go.altera.com/extranet2001/products
/devices/max2/literature/mx2-literature.html |
[2004-3-30 11:28:53] |
| [问：谢文志] |
请介绍MAX II的应用范围.有没有参考设计可提供? |
| [答：Susan] |
For most of CPLD applications:1)Interface
Bridging. Eg. Serial to Parallel Data
Conversion2)Device Configuration. Eg. Flash
Controller3)I/O Expansion. Eg. Address
Decoding4)Power-up Sequencing Eg. System reset and chip
select generationAlso MAX II can be replaced some of ASSP device like
PCI bridge or EEPROM.We will have some reference update in Altera
Website very soon. |
[2004-3-30 11:28:58] |
| [问：yujia_cn] |
CPLD器件相较于客户定制ic，其可靠性尤其是高温动作可靠性如何？抵抗强电磁干扰的能力如何？ＣＰＬＤ主要的故障原因和失效模式是什么？谢谢！ |
| [答：Mark] |
CPLD根据使用环境的不同分商用，工业及特殊行业（军）等不同的等级，请根据您的需要选择相应等级的CPLD芯片，客户定制IC芯片生产工艺的不同差别很大。ＣＰＬＤ最常见故障原因和失效模式是被外部高电压大电流损坏，常见于单板设计错误及长时间意外短路。 |
[2004-3-30 11:29:03] |
| [问：huang
xiongfeng] |
MAXII有加密模块吗？ |
| [答：Rock] |
sure,you can enjoy it. |
[2004-3-30 11:29:31] |
| [问：happybob51] |
在编译软件难道不能用MAXPLUSII吗？ |
| [答：ARobin] |
不能使用，MAXPLUSII不支持MAXII器件，请使用QuartusII |
[2004-3-30 11:29:41] |
| [问：imcth] |
Web Edition可离线使用吗？ |
| [答：Susan] |
Yes. You can download it from
www.altera.com. Then you need to register to get a
license. |
[2004-3-30 11:29:41] |
| [问：trinove] |
MaxII
CPLD在工业控制领域是否有应用（或说明等），比如电机控制方面 |
| [答：Dawson] |
CPLD在工业控制领域（包括电机控制）里已有广泛的应用，不管在国内还是在国外。 |
[2004-3-30 11:29:45] |
| [问：cmhabd98] |
有无PWM，SIN，三角波等用通用逻辑实现的现成模块 |
| [答：Stone] |
you can search from website for
example:www.fpga.com.cn |
[2004-3-30 11:30:04] |
| [问：hawkdtw] |
您好，请教一下MAXII 和MAX PLUS II地不同之处？ |
| [答：Mark] |
MAXII是CPLD 是硬件芯片。MAX PLUS II是软件。 |
[2004-3-30 11:30:21] |
| [问：ricomcn] |
它的供应电源有没有特殊的设计要求？ |
| [答：Mark] |
没有 |
[2004-3-30 11:30:37] |
| [问：kunlun
huang] |
请问在设计中不用的IO脚定义成什么样最好。 |
| [答：Mark] |
定义为输入高阻态 |
[2004-3-30 11:31:20] |
| [问：谢文志] |
MAX
II的功耗是MAX的1/10,主要原因是什么?采用较低的工作电压? |
| [答：Susan] |
1) MAX II is using 0.18-uM flash technology and MAX is using 0.3-uM
CMOS technolog. It makes a lot of difference.2) MAX II is LUT base
architecture. By changing architecture, it reduces power
consumption also. |
[2004-3-30 11:31:58] |
| [问：davidddk] |
EPM7128S,系统在工作期间可否下载程序到片上？ |
| [答：CRobin] |
1)For EPM7128s,it is not Real time ISP,and you can programmed
in-system, but also allowed for remote field upgrades.2,For MAX II
device, is support al time ISP,and in-field upgrades without requiring a
power cycle. This allows systems that are sensitive to “down time” to be
upgraded in the field without having to switch off the entire
system. |
[2004-3-30 11:32:07] |
| [问：l20040330] |
MAX-II器件能否在任意上电条件下都能达到上电过程中I/O没有输出？ |
| [答：Mark] |
能够达到 |
[2004-3-30 11:32:49] |
| [问：imcth] |
Quartus Web Edition可离线使用吗？ |
| [答：Susan] |
Yes. You can go to www.altera.com to download the
software. Then you need to register to get a
license. You can use Quartus II software in your computer
without connect internet. |
[2004-3-30 11:33:09] |
| [问：fanyilee] |
请问适用于MAX II CPLD产品 的调试工具有哪些？ |
| [答：Stone] |
You can use QuartusII software.It includes functional/timing
simulator, timing analyse, RTL viewer etc for you debugOr you can use
3rd EDA tools |
[2004-3-30 11:33:38] |
| [问：snowmfx] |
请问时钟倍频可以在MAXII中实现吗？ |
| [答：ARobin] |
MAXII内部没有锁相环，倍频时钟需要逻辑实现。 |
[2004-3-30 11:34:17] |
| [问：stpan] |
altera
的CPLD的抗干扰能力如何，用于汽车电子可靠性如何？ |
| [答：CRobin] |
I have lot"s Automotive Solutions.and you can find more information
form altera
websit:http://www.altera.com/solutions/auto/aut-index.html |
[2004-3-30 11:34:18] |
| [问：leonqin] |
请问MAXII系列什么时候可以批量供货 |
| [答：Susan] |
MAX II ES devices will be ready in Q3, 2004. The MP devices
will be ready in Q4, 2004. |
[2004-3-30 11:34:35] |
| [问：lotusyan] |
贵公司的CPLD与FPGA有很明显的区别吗？差别在哪儿？ |
| [答：Rock] |
since the release of max2,there maybe little difference between cpld
and fpga.the technical difference between cpld and fpga is the instant on
capability and no external auxiliary configuration required for
cpld. |
[2004-3-30 11:34:54] |
| [问：happybob51] |
王先生： 您好！我怎样在MAXPLUSII中看到综合仿真的逻辑图？ |
| [答：ARobin] |
MAXPLUSII不支持逻辑图查看，请使用QuartusII4.0版本。 |
[2004-3-30 11:35:03] |
| [问：zzkiss] |
在哪里可以下载MAX产品应用成功案例？ |
| [答：Susan] |
Please go to www.altera.com and search "MAX". You can get
all the doc and success story on the web. |
[2004-3-30 11:35:40] |
| [问：snowmfx] |
请问Altera可以提供PCIX总线的接口模型吗？ |
| [答：ARobin] |
可以，请使用ALTERA公司提供的IP Core。 |
[2004-3-30 11:35:41] |
| [问：yxen] |
MAXII器件中的flash有加密特性吗？ |
| [答：Rock] |
sure and you can enjoy it. |
[2004-3-30 11:35:46] |
| [问：jacey] |
为什么在MAX II 10。2
中PROGRAM后进行check时会出现警告，但是不影响各IO真确输出，这样会对以后使用过程产生影响吗？ |
| [答：Stone] |
需要具体分析一下警告信息 |
[2004-3-30 11:36:45] |
| [问：zhang
yucheng] |
我在用epm7128slc开发的时候，遇到这样的问题，我做了一个4－16译码器（系统自带的），仿真都正确，可是其中有一个选通脚实际应用总有问题，换了其它的脚都好使。为什么？ |
| [答：ARobin] |
请问有什么问题？您可以访问mysupport.altera.com，提出您的设计问题，我们可以马上给您解决。 |
[2004-3-30 11:38:27] |
| [问：li_yan
qiang] |
1、听说本产品是一个降成本系列，那么在性能上和以前的max7000系列的是否有一定的削弱呢？2、布线资源是否比以前有所增加？ |
| [答：Mark] |
MII成本降低，性能，容量提高，布线资源更加丰富，并增加和很多新的特性，应当说比max7000系列有很大的提高。 |
[2004-3-30 11:39:04] |
| [问：l20040330] |
以前的MAX3000/7000，在MAX PLUS
II软件中，无法进行擦除的操作。对于MAX-II系列器件，能否在Quartus中进行擦除操作？ |
| [答：Rock] |
since the quartus2 that support max2 programming is still not released
,so it is not clear.You can get updated from www.altera.com. |
[2004-3-30 11:39:20] |
| [问：zcplhh] |
使用MAX II CPLD降低系统成本节省开发时间?MAX II CPLD
在设计原理上有什么重大改进？ |
| [答：Dawson] |
采用MAXII ，可提高系统的集成度，减小PCB板的面积，由于可real time
ISP,故可节省调试时间。由于MAXII是目前的最低成本的CPLD，更可以帮你降低成本。MAXII结合FPGA的LE结构的高性能和CPLD的非易失的特点 |
[2004-3-30 11:39:20] |
| [问：composer] |
在哪里可以买到MAX II
CPLD系列产品？大概的价位能介绍一下吗？ |
| [答：Horace] |
We are Cytech Tenology Ltd.Can you let me know your email address
??? So that our people can contact you. |
[2004-3-30 11:39:51] |
| [问：zmcock] |
使用MAX II CPLD仿真时应注意什么问题？ |
| [答：Mark] |
与其他类型逻辑器件没有什么区别 |
[2004-3-30 11:40:03] |
| [问：liuzhi779] |
cpld与单片机的串行通讯是怎样实现的。 |
| [答：Dawson] |
这要看MCU的串行接口，CPLD由于可编程性可适应不同的接口 |
[2004-3-30 11:41:01] |
| [问：LEMON
_WANJUN] |
目前支持ALTERA的使用最方便、功能也完全的而且容易获得的软件是什么？ |
| [答：Susan] |
It is Quartus II sofeware. Quartus II software supports all
the new Altera product families, like MAX II, Cyclone and Stratix
II. Please go to www.altera.com to download the software or
contact our distributors to get CD of software. |
[2004-3-30 11:41:27] |
| [问：huang
xiongfeng] |
优化设计（减少耗用的CELL）是不是可以减少功耗？？除了软件本身对设计的优化外，我们还可以采用什么的一些优化手段？？ |
| [答：CRobin] |
A)yes.in same performance,with less resource use,you need less
power.B)You use more effective code style,and use latet FPGA device
with new manufacture technology and architecture. |
[2004-3-30 11:42:18] |
| [问：snowater] |
如何充分利用altera的存储功能 |
| [答：Mark] |
很多很多地方您都可能会用到MII的flash，如上电后对ASSP芯片、DSP芯片的加载配制，代替dsp做信号转换等等。。。 |
[2004-3-30 11:42:39] |
| [问：谢荣峰] |
请说明 max II cpld 在UPS 方面有什么应用？ |
| [答：Dawson] |
可以实现UPS内的控制逻辑 |
[2004-3-30 11:42:52] |
| [问：kongweiqiang] |
MAX
II的设计软件和以前的软件兼容吗?网络版软件是否是免费的? |
| [答：Horace] |
You can use Quartus II, and you can download Quartus II Web Edition on
Altera website |
[2004-3-30 11:43:32] |
| [问：haozhq] |
请问cpld不用的管角如和设置以降低功耗？ |
| [答：Stone] |
未用管脚的处理在软件中有三个选项可供选择as inputs that are tri-stated, as outputs that
drive ground, or as outputs that drive an unspecified signal.as
outputs that drive ground can reduce power. |
[2004-3-30 11:43:53] |
| [问：cysheng] |
MAX II系列器件中提供DCM吗 |
| [答：CRobin] |
You can use PLL in our altera FPGA.and there is no PLL in MAX II
device. |
[2004-3-30 11:43:58] |
| [问：l20040330] |
MAX-II系列器件上电需要多大的上电电流（VCCINT/VCCIO）？ |
| [答：Mark] |
请参阅“MAX II Device Handbook” |
[2004-3-30 11:44:37] |
| [问：xiyang] |
我们曾经用过EPM7192SQC160芯片，可是该芯片在美国大幅涨价，请问用那些系列的芯片可以代用？还有，如何决定在一个设计里用FAPA还是用CPLD(假设性能都能满足，主要考虑成本)? |
| [答：Susan] |
Since EPM7192SQ160 is mature product, the cost won"t reduce
anymore. Please consider MAX7000AE/3000A or MAX II
family. It should depend on what is your concern most
to choose these two solutions. Please contact our distributors
to provide you more information. |
[2004-3-30 11:44:42] |
| [问：ygy556] |
我想了解CPLD和FPGA之间在设计选型中的最大区别 |
| [答：Dawson] |
主要看你的设计需求，我们目前主流的低端FPGA（CYCLONE)最小是2900LE，MAXII最大为2210LE，而且CPLD中没有PLL,Embeded
memory block,advanced I/O standard etc. |
[2004-3-30 11:45:26] |
| [问：yanghx] |
请问：编译时的设置应注意什么 |
| [答：ARobin] |
编译设置选项有很多，对编译的影响各不相同，请访问http://www.altera.com/literature/lit-qts.jsp查阅相关选项的功能。 |
[2004-3-30 11:45:33] |
| [问：chengz] |
您好！我最早使用过EPM3032，但耗电太大，而LATTICE的4032耗电非常少，请问贵公司是否也推出同类产品。MAX
II与以前产品相比有何种优势？谢谢！ |
| [答：Susan] |
Compare MAX and MAX II. MAX II do have following
advantages:1) Half the cost2) 1/10th the Power
Consumption3) 2X Performance Increase4) 4X Density
IncreaseMAX II has less power consumptin comparing with MAX
3000A. |
[2004-3-30 11:46:46] |
| [问：kong
weiqiang] |
MAX
II能在系统中进行编程(ISP)吗?如果行,通过那个端口进行? |
| [答：Dawson] |
Yes,by JTAG i/o |
[2004-3-30 11:47:00] |
| [问：jkxshao] |
Quartus2的多少版本支持MAX2系列芯片？ |
| [答：Susan] |
Current Quartus II Web Edition already supports MAX II devices. Please
go to www.altera.com to download the software or contact our distributos
to get the CD of Quartus II software. |
[2004-3-30 11:48:15] |
| [问：danezhou] |
请问:关于MAX II
CPLD实际应用的方案从什么地方获得?具体又哪几方面? |
| [答：Mark] |
请查阅我们的网站上相关的信息，使用链接：
http://www.altera.com/products/devices/
cpld/max2/mx2-index.jsp |
[2004-3-30 11:49:18] |
| [问：hnzqw2002] |
gnupro toolkits去哪下载 |
| [答：Dawson] |
www.redhat.com |
[2004-3-30 11:49:23] |
| [问：yuchun] |
MAX II 是否免费提供全套的编程开发软件？ |
| [答：Susan] |
Yes. Quartus II Web Edition supports MAX II devices and it
is for FREE. Please go to www.altera.com to download the
software or contact our distributors to get the CD of Quartus II
software. |
[2004-3-30 11:49:57] |
| [问：l20040330] |
对于MAX-II器件，在Quartus软件中能否使用SignalTap方便地从已编译好的设计中引出信号到空管脚上，而不需要重新编译，因而保持原来的Timing，便于分析Timing问题。后面推出的Quartus能否支持针对MAX3000/7000系列器件同样的功能？ |
| [答：ARobin] |
可以使用Logiclock反标功能将编译后的电路保存为一个网表文件，然后对该网表文件创建新的工程，增加SinnalTap。QuartusII最新版本支持MAX3k、7k器件 |
[2004-3-30 11:50:06] |
| [问：lwz] |
原来的下载线能否继续使用 |
| [答：CRobin] |
可以的. |
[2004-3-30 11:50:15] |
| [主持人：ChinaECNet] |
各位观众，由于听众提问较多。中电网将延长提问时间到12：00。 |
[2004-3-30 11:50:21] |
| [问：20010471] |
请问节电是由工作工作模式决定还是引脚应用。还有VHDL中我要层次设计时该如何的实行！该注意哪些方面 |
| [答：Stone] |
MAX IIG 1.8 V 工作电压,功耗更低VHDL中层次设计的实行:用COMPONENT语句. |
[2004-3-30 11:50:55] |
| [问：lzqtim] |
QUATTUS II WEB EDITION的功能有限制么？ |
| [答：Dawson] |
Pls refer to
http://www.altera.com/products
/software/pld/products/quartus2/sof-quarwebmain.html |
[2004-3-30 11:50:57] |
| [问：william.wu] |
请问专家，利用MAX II
CPLD替代分立逻辑和专用标准产品(ASSP)有何特别需要注意的事项，重复开发的工作量大概多少，谢谢。 |
| [答：ARobin] |
基本是重新开发，但因为工程师对设计的细节很熟悉，开发难度比较小，调试很容易。 |
[2004-3-30 11:51:34] |
| [问：yuchun] |
我目前使用的CPLD型号:EPM7128SLC84-15,请问可以用MII替换吗？ |
| [答：Dawson] |
可以，不过目前为了降低成本，你也可选择max3000a系列中的epm3128atc100-10 |
[2004-3-30 11:52:08] |
| [问：570975] |
MAX的第一代器件可以使用5V电压，MAXii直接使用5V电压和IO电压可以吗？ |
| [答：CRobin] |
A)The two larger MAX II devices, the EPM1270 and EPM2210, partially
support 5V I/O tolerance but require the use of an external series
resistor and enabling of the internal PCI clamp diode.B)Low voltage
design is trend,in new project,we suggest you use low voltage. |
[2004-3-30 11:52:28] |
| [问：ssufn] |
能不能说说软乘法器（你们提供的IP）的实现原理，是采用流水线结构吗？没有时钟信号能工作吗？ |
| [答：ARobin] |
采用移位相加实现，没有时钟信号不能工作。 |
[2004-3-30 11:53:17] |
| [问：hill] |
请问如何用CPLD实现倍频 |
| [答：Stone] |
可以用逻辑延迟+XOR来实现(仅供参考) |
[2004-3-30 11:53:49] |
| [问：smx64098] |
请问:在资源相同的情况下,MAXII的性能,价格比是否比原来的EPM(EPLD)器件有显著提高?器件可靠性怎样?
谢谢! |
| [答：Horace] |
Yes. MAX II performance and pricing are better than MAX.The
stability of MAX II and MAX are also good. |
[2004-3-30 11:54:08] |
| [问：hawkdtw] |
我也打算买MAX II
CPLD的系列产品，请问怎么和CYTECH公司联系？ |
| [答：Horace] |
Can you let me know your email address ??? |
[2004-3-30 11:54:29] |
| [问：hawkdtw] |
请问现在有PCI Express开发系列的核吗？ |
| [答：CRobin] |
Yes.You implement PCI express in Altera FPGA.and you can find more
inforamtion from altera web
sit:http://www.altera.com/products
/ip/iup/pci/ipm-index.jsp |
[2004-3-30 11:54:41] |
| [问：ZHANGB] |
电路设计有输出信号，但编程后引脚始终测不到输出信号，为什么？此问题我以提问三次至今未得到回答，为什么？ |
| [答：Mark] |
请给出您使用的是什么电路，如果是CPLD的话这个问题应该和您的具体设计有关，例如管脚定义，内部信号定义等问题，请给出您的具体设计，您可在mysupport
上发出您的问题。 |
[2004-3-30 11:55:15] |
| [问：l20040330] |
MAX-II系列器件采用的是FPGA的查找表结构，其布线资源是否比ALTERA的FPGA要少很多？ |
| [答：ARobin] |
ALtera各种FPGA的布线资源差异较大，具体情况请访问http://www.altera.com/literature/lit-max2.jsp。 |
[2004-3-30 11:55:26] |
| [问：thunderaz] |
请问能否用这个系列的产品代替EP1KTC10 FPGA？ |
| [答：CRobin] |
从容量上看MAX II 是可以替代小容量的FPGA的. |
[2004-3-30 11:56:14] |
| [问：haody] |
请问如何有效降低CPLD动态功耗？ |
| [答：ARobin] |
降低设计中的工作频率、使用时钟使能信号 |
[2004-3-30 11:56:30] |
| [问：hill] |
贵公司的FPGA加密性如何？是用configurator,还是flash |
| [答：Mark] |
在Stratix II FPGA中使用密匙加密 |
[2004-3-30 11:57:33] |
| [问：yuchun] |
CPLD能做视频信号的模拟开关吗？ |
| [答：Mark] |
CPLD可以做为控制器件控制电子开关完成视频信号的模拟开关 |
[2004-3-30 11:59:20] |
| [问：manfuture] |
使用MAX II
CPLD能否将POE供电交换数据，集中在一片可编程芯片上，如果能，应如何做，应该使用哪家的芯片比较好。 使用MAX II
CPLD能否应用在无线路由器上来降低成本。如果能，应如何做。谢谢！ |
| [答：ARobin] |
具体器件选用需要看您的设计要用多少逻辑资源，工作频率多少。 |
[2004-3-30 12:00:00] |
| [问：chujy2004] |
MAX
II是否考虑了与网络通讯，是否可以实现这方面的接口？ |
| [答：Stone] |
MAX support below I/O standards:3.3-V LVTTL/LVCMOS2.5-V
LVTTL/LVCMOS1.8-V LVTTL/LVCMOS1.5-V LVCMOS3.3-V
PCI |
[2004-3-30 12:00:03] |
| [问：morestony] |
用altera的FPGA作的异步FIFO，写入数据时，FIFO写计数器增加是否与数据写入FIFO同时进行。 |
| [答：Mark] |
FIFO写计数器增加是与数据写入FIFO是同时进行 |
[2004-3-30 12:01:21] |
| [主持人：ChinaECNet] |
现在座谈即将结束。欢迎各位填写在线座谈页面的问卷调查，并请于明天中午12点以前提交。本次 Ipad
抽奖将从填写过问卷的工程师中抽取，谢谢。 |
[2004-3-30 12:02:04] |
| [主持人：ChinaECNet] |
祝大家事业有成、生活愉快！欢迎多提宝贵意见，欢迎关注中电网，下次再见。 |
[2004-3-30 12:03:02] |
中电网官方微博
