| 主题：优化高速协议实现网络研讨会 |
| 在线问答： |
| [主持人：ChinaECNet] |
各位听众（网友），上午好！欢迎参加中电网在线座谈。今天，我们有幸邀请到Altera公司的专家就“优化高速协议实现网络研讨会”举行在线座谈。在座谈中，您可就您关心的问题与Altera公司的专家在线进行直接、实时的对话交流。中电网衷心希望通过大家的共同努力，不仅能够增进各位听众（网友）对“优化高速协议实现网络研讨会”的了解和掌握，而且能够为大家事业的发展带来裨益。 |
[2006-11-22 10:34:38] |
| [主持人：ChinaECNet] |
我们已经进入问答阶段如果听众想重温演讲或内容可以点击下面“回顾演示”重看演讲。 |
[2006-11-22 10:40:18] |
| [问：jifine2006] |
怎样用汇编语言通过NiosII访问外部SSRAM |
| [答：Dahai] |
NiosII 是Altera的软核，它提供了丰富的外部memory接口实例。你需要做的是使用汇编调用这些实例模块。 |
[2006-11-22 10:44:23] |
| [问：tange73] |
请问怎样用Altera Transceiver在保持最大速率的情况下尽量提高总吞吐量？ |
| [答：Zengyuan] |
Altera公司不仅提供了高性能的Transceiver,而且提供了针对客户应用的ip方案。基于ALtera公司的器件和ip，客户可以很容易的达到高的吞吐率。
当然，有效的队列管理，合理的缓存技术也会提高吞吐率。 |
[2006-11-22 10:45:45] |
| [问：qmyi] |
Stratix? II GX FPGA芯片资源有哪些？适合于用于视频编解码ASIC的硬件验证吗？如何购买开发板？ |
| [答：Zhaorong] |
Stratix II GX FPGA包含:大量的逻辑资源，Memorry，DSP 块以及高速收发器
适合于用于视频编解码ASIC的硬件验证，如果不用高速收发器，可以用Stratix II
你可以联系骏龙科技有限公司，02164401373 |
[2006-11-22 10:46:09] |
| [问：jacey] |
1.Stratix II GX FPGA 中实现一个 PCI Express 端点，是什么意思？
2.Stratix II GX FPGA 支持PCI-E多少的速度？ |
| [答：Junwei] |
1. PCI Express通讯链路包括一个root complex和多个end point,中间可以加switch，请参看培训胶片第27页。
Altera自身的方案重心放置与end point端的应用。Altera也有合作伙伴可以提供root complex端的解决方案
2. PCI-E标准速率是2.5Gbps每通道，支持多通道捆绑, Stratix II GX支持1，4，或者8通道捆绑应用 |
[2006-11-22 10:47:11] |
| [主持人：ChinaECNet] |
在此回答问题的专家是Altera公司的：Penny Chu、Wei Junwei、Tang Dahai、Lu
Zengyuan和Mao Zhaorong。 |
[2006-11-22 10:47:46] |
| [问：zengxiang] |
stratix系列FPGA有IPcore能够通过网口控制芯片和其它板卡或工作站进行百兆以太网通讯吗？有没有这方面的参考设计？ |
| [答：Zengyuan] |
和其他板卡或工作站进行百兆以太网通讯是目前常见的设计。ALtera的Stratix系列FPGA完全可以实现。这个方面可以参考Stratix的NiosII的开发板。Stratix的NiosII的开发板不仅提供相应的设计参考，还提供了单板的原理图，很方便客户开发自己的单板。 |
[2006-11-22 10:50:22] |
| [问：meteor_chu] |
Stratix II GX能支持源同步通信的协议有那些?支持的高速差分I/O接口标准有那些? |
| [答：Dahai] |
源同步协议有SPI-4.2, SFI-4, 10 Gigabit Ethernet XSBI, HyperTransport, RapidIO?,
NPSI, and UTOPIA IV) 。
高速的差分接口有LVDS，LVPCML等。这些可以在Stratix II的handbook里面找到。因为StratixII和StratixIIGX在高速差分接口标准上是一致的。 |
[2006-11-22 10:51:02] |
| [问：eniac] |
专家好：Altera的GX收发器是否可以支持多种电平规范？为支持这些电平规范所耗费的芯片面积有多少？ |
| [答：Dahai] |
是的，比如它可以接受1.5V 或者1.2V PCML差分标准。基本上它消耗的芯片面积是一样的，只要一个IOE即可。 |
[2006-11-22 10:53:03] |
| [问：eniac] |
专家好！串行链路在无有效数据传输时，是否都需要传送一些空的控制字符做链路同步用？同步字符的发送和接收是否需要连续？其功耗影响有多大？ |
| [答：Junwei] |
串行链路在无有效数据时，通常会传一些空闲信息(IDLE),私有IDLE可以自己任意设置，只要不会跟你正常数据混淆即可。各种标准协议如xaui等等都已经定义好了这些IDLE字符了。
链路同步通常只要求在链路初始化的阶段发送，平时并没有强制要求。对是否连续的要求是根据协议定义的。
同步字符对功耗没有任何影响。 |
[2006-11-22 10:53:51] |
| [问：mrcf] |
我用MAX3000A系列的一款芯片做了一块工业控制卡，板卡插在电脑主板的ISA插槽中运行。问题一：为了进行数据传输的同步我是应该接ISA插槽的SYSCLK（ISA提供的时钟频率），还是应该接自带的有源晶振比较好？问题二：对于QUARTUS
II生成的RTL图及时序分析结果如何去分析，有没有可推荐的资料？问题三：有没有一个简单的针对QUARTUS II软件中如何使用IP核的实例给予介绍一下？谢谢！ |
| [答：Zhaorong] |
1、应该接ISA插槽的SYSCLK比较好
2、QII手册中有关于时序分析的资料可以参考
3、Altera每一个IP都有开发流程及开发事例，你可以参考文档 |
[2006-11-22 10:54:33] |
| [问：zhouyi2010] |
用Stratix器件实现外部高速收发器功能，难度大不大，如果可以大概的思路是怎样的？ |
| [答：Dahai] |
难度在于对两个芯片之间的总线时序控制上。总体上说是不大的。很多客户都在致力与FPGA加外部收发器。在这中间，你需要重点考虑信号质量问题。 |
[2006-11-22 10:55:05] |
| [问：whitesky_mm] |
Stratix II和 Cyclone II的区别点和相同点分别在哪些方面？ |
| [答：Zengyuan] |
StratixII是一款高端FPGA，它不仅拥有大量的逻辑资源，还提供更高的性能。CylloneII是一款低端的FPGA,一方面CylloneII提供了可编程的逻辑资源和相应的PLL,嵌入式内存。
CylloneII相对StratixII器件来说，没有提供增强型的锁相环，嵌入式的内存也相对少。 |
[2006-11-22 10:55:53] |
| [问：kllyj2008] |
演示中说,Altera能提供硬协议IP、软IP内核以及参考设计,能否详细作一介绍?在什么地方可找到这些参考设计? |
| [答：Junwei] |
你需要什么协议的IP和参考设计？通常情况下你都可以在网站的IP页面上找到，或者以协议名作关键字在ALTERA网站上搜索 |
[2006-11-22 10:55:55] |
| [问：binelf] |
我想使用Altera"s FPGA实现PCI/PCM highway 总线接口,请问是否有免费的IP提供,另外Altera能提供什么样的支持,还有能不能帮助我估计一下开发周期(以前仅有cpld开发经验) |
| [答：Zhaorong] |
Altera 提供32/64bit PCI IP，提供参考设计，时序约束等，估计周期3Month |
[2006-11-22 10:57:36] |
| [问：riello] |
用Stratix II GX来实现PCI Express收发器,大约要占用多大的FPGA资源? |
| [答：Junwei] |
根据你的具体要求不同，通常需要7000到11000个ALUT左右 |
[2006-11-22 10:57:59] |
| [问：mayongtao] |
快速通道口那里有内嵌预加重和均衡器模块么？ |
| [答：Zengyuan] |
Stratix GX和Stratix II GX器件的transceriver模块都是内嵌预加重和均衡器模块。所以说，Stratix GX和Stratix
II GX都可以有效地实现高速的数据传输。 |
[2006-11-22 10:58:06] |
| [问：月光如水] |
Stratix II GX FPGA 怎样外扩Flash和SDRAM？能否内嵌uClinux操作系统？ |
| [答：Zengyuan] |
Stratix II GX FPGA 对于Flash和SDRAM的支持其实和StratixII FPGA是一致的，你可以参考StratixII
NiosII开发板来实现这一部分的设计。
Stratix II GX FPGA 是可以内嵌uClinux操作系统。 |
[2006-11-22 11:00:21] |
| [问：maeleton1] |
请介绍Stratix II GX的架构和性能,谢谢! |
| [答：Dahai] |
StratixIIGX简单的说是StratixII加收发器。它建造在SRAM基础上。基本上它提供了内部Memory，ALMs,外部高速接口，memory接口，高速收发器等等架构。这些使得它很适合在高速领域的应用。关于性能方面的情况，你可以查看www.altera.com的相关网页http://www.altera.com/products/devices/stratix2gx/overview/s2gx-overview.html |
[2006-11-22 11:01:29] |
| [问：riello] |
用FPGA来实现PCI Express,和单片PCI Express器件相比,有什么样的优点和特点? |
| [答：Junwei] |
FPGA的优势在于灵活。标准PCI Express芯片只能实现特定功能，但FPGA可以根据你的产品需求进行设计。
目前除了常见的显卡芯片外，通常的PCI Express单片器件仅仅是将PCIE转成PCI或PCI-X，并不能满足用户需求。 |
[2006-11-22 11:02:14] |
| [问：jimmyjin] |
stratixII GX video board has this connector
that I can use for the clock (LVCMOS) output? |
| [答：Zengyuan] |
StratixII GX video board提供了时钟的输出，你只要在设计中设置输出时钟的IO 标准就可以了。 |
[2006-11-22 11:02:14] |
| [问：jimmyjin] |
We need one pair of the differential clock
signals to the transceiver (using SFP) and also the recovery clock of
the transceiver be routined externally. Can we found the three connectors? |
| [答：Dahai] |
You can assign these clock to some special pins which connect
with SMA connector on development kit board. Then you can observe them. |
[2006-11-22 11:04:27] |
| [问：helena
_chinaecnet] |
请问目前存在的高速串行协议有哪些？Altera FPGA支持其中的哪些？ |
| [答：Junwei] |
你可以参看讲座上第7页胶片。Stratix II GX 支持主流的速率在6.375Gbps以下的协议 |
[2006-11-22 11:04:56] |
| [问：woodkitty] |
stratix III器件什么时候能够批量供货？ |
| [答：Dahai] |
谢谢你对我们器件的关注。明年第三季度我们将推出首款StratixIII芯片，之后6个月将陆续推出其他型号。你可以在此之前在QuartusII6。1中进行这个器件原型设计。 |
[2006-11-22 11:08:10] |
| [问：zzkeng] |
EP2SGX130G FPGA器件能实现多少个收发器?全双工的数据速率有多高? |
| [答：Zhaorong] |
EP2SGX130G FPGA器件能实现20个收发器
全双工的数据速率可达6.375 Gbps |
[2006-11-22 11:09:41] |
| [问：zengxiang] |
stratix2gx的预加重——均衡技术能达到的最大传输速率，距离有多远？
能够通过屏蔽双绞线达到105米，320Mbps吗？有没有这方面的参考设计？谢谢。 |
| [答：Zengyuan] |
Stratix2gx的预加重——均衡技术能达到的最大传输速率在不同传输介质上是不一样的。对于长距离的传输往往是通过光纤传输会比较好，当然通过相应的变压器把电信号幅度提高也是可以传输较远的距离。
对于通过屏蔽双绞线达到105米，320Mbps，Altera没有这方面的参考设计。我建议你可以通过hspice仿真来评估。 |
[2006-11-22 11:10:19] |
| [问：helena
_chinaecnet] |
能总结一下，目前高速串行协议有哪些吗？如何选择？ |
| [答：Junwei] |
目前的高速串行协议非常丰富，请参看第7页胶片。选择高速串行协议通常你根据你要设计的产品而定。
如果你不需要符合特定的标准，在FPGA应用中，你可以选用ALTERA 的SERILLITE II, 它是专门为FPGA优化的，有非常明显的优势。你可以在ALTERA网站上找到相关信息 |
[2006-11-22 11:10:45] |
| [问：lili_uestc] |
我利用CylloneII写了一个读写时序的状态机，时钟频率10MHz，在调试中发现在信号持续输出0的过程中，及其偶然的会出现一个20ns左右的脉冲，请问这种情况出现的原因及解决方法。状态机设计时已充分为地址、数据保持了足够时间，应该不会与读写、锁存信号存在冒险的问题。 |
| [答：Zengyuan] |
对于典型的FPGA设计，通常会通过功能仿真和时序仿真来验证设计的完整性和稳定性。QuartusII提供相应的仿真平台。我的建议是您可以通过功能仿真和时序仿真来调试您的设计。 |
[2006-11-22 11:14:35] |
| [问：dyac] |
Stratix的CDR对码流出现连0连1的失锁有没有性能指标? |
| [答：Dahai] |
有的，程序中有这样一个参数叫Maximum run length代表码流中可能出现的连0或连1的个数。对PCIE来说它在硬件上保证了不会出现超过5个连续0、1。对其他的协议，这个参数不一样，Stratix现在有一个CDR的lock信号用来指示失锁情况。你可以对具体协议具体分析。 |
[2006-11-22 11:15:11] |
| [问：lbgy] |
请问Altera专家,如何计算PCI-E的单向和双向传输带宽? Stratix II
GX实现的单双向带宽有多宽? |
| [答：Junwei] |
PCI-E的单线速率是2.5G/s，除去8b/10b的开销，每通道PCIE的最大带宽是2Gbps/s。Altera的PCIE IP可以提供80％以上的效率，也就是说每通道大于1.6Gbps的净带宽。Stratix
II GX 最多提供8通道捆绑应用，单芯片最多20通道。
PCIe和PCI软件兼容的，所以双向传输时带宽是共享的，虽然Stratix II GX 硬件上没有这样的限制。 |
[2006-11-22 11:16:34] |
| [问：xiang_wei] |
Altera是否为用户提供fpga到asic转化时ASIC的版图 |
| [答：Zhaorong] |
没有，
但可以提供从FPGA向HardCopyII（structed ASIC）转换的流程 |
[2006-11-22 11:17:00] |
| [问：mayongtao] |
transcever模块里面的均衡器和预加重器，在哪里能查到这方面的资料？我想看看是怎么实现的均衡器？ |
| [答：Zhaorong] |
StratixIIGX Handbook |
[2006-11-22 11:17:38] |
| [问：kllyj2008] |
Altera最近推出Stratix III器件,请问和Stratix II GX相比,
Stratix III有那些改进或特点? |
| [答：Penny] |
Stratix? III FPGA系列具有在业界高密度高性能可编程逻辑器件中最低的功耗。Stratix III FPGA采用了TSMC的65nm工艺技术，其根本性创新包括硬件体系结构提升和Quartus?
II软件改进，与前一代Stratix II器件相比，这些新特性使功耗降低了50％，性能提高了25％，密度是其两倍。此外，它比竞争器件至少快出一个速率等级，内部时钟速率高达600MHz。
|
[2006-11-22 11:18:25] |
| [问：lbgy] |
很多方面都有眼图,请问眼图的测试是什么意思?能反映器件那方面的性能? |
| [答：Zengyuan] |
眼图的作用主要是用来评估信号质量的。特别对于串行通信来说，眼图不仅反映了信号的幅度噪声，而且反映了时序的余量。通过对眼图的测量，我们基本上了解了器件对高速信号的传输能力。 |
[2006-11-22 11:18:47] |
| [问：lihw] |
PCIe 的硬件连接器有什么特殊要求吗？是不是需要专用的高速连接器？ |
| [答：Junwei] |
PCIE规范上有详细的连接器定义。或者你可以参看你的PC主板和显卡得到直观的印象。
第20页胶片上带有PCIE接口的板子照片 |
[2006-11-22 11:19:39] |
| [问：lbgy] |
Stratix II GX收发器能支持多少种电平?有LVDS吗?功耗和工作如何? |
| [答：Dahai] |
StratixIIGX只支持PCML1.5or1.2标准电平。你可以通过AC耦合和端接处直流偏置来实现和其他电平的接口。LVDS也是可以通过这种方法实现。
功耗StratixIIGX单个收发器140mW@3G,200mW@6G. |
[2006-11-22 11:19:47] |
| [问：dyac] |
Stratix 2 GX能申请提供样片吗? |
| [答：Zengyuan] |
你可以联系地区的销售或者代理来申请样片。 |
[2006-11-22 11:19:55] |
| [问：abclily] |
有没有加密FPGA的方法? |
| [答：Zhaorong] |
有，StratixII/IIGX本身就可以加密 |
[2006-11-22 11:22:38] |
| [问：riello] |
PCI Express在驱动程序方面与普通PCI有多大差别？Altera是否能提供驱动方面的技术支持？ |
| [答：Junwei] |
PCIE和PCI是完全软件兼容的，驱动程序上没有差别。Altera不提供驱动方面的技术支持，但提供我们开发板的WINXP下的驱动程序 |
[2006-11-22 11:22:47] |
| [问：fuchuantian] |
请问您提供的速率是峰值速率还是平均速率。 |
| [答：Junwei] |
DMA模式下持续传送的平均速率 |
[2006-11-22 11:24:14] |
| [问：chunhuai] |
Stratix II 功耗较大，请问可以采用什么方法来降低功耗？ |
| [答：Zengyuan] |
对于低功耗设计是目前FPGA领域的三大热门话题。好的代码风格是有多方面的优势，其中低功耗就是一方面。
Altera提供了从设计技巧到综合软件的整套设计方法。具体你可以到www.altera.com上浏览。 |
[2006-11-22 11:24:20] |
| [问：waglhb] |
我请问，我可以把SRAM和FLASH公用地址、数据和读写信号线吗？ 关键是读写信号！ |
| [答：Dahai] |
FPGA一视同仁外部memory，对于不需要配置的memory，你只需要确定每片memory所分到的地址空间是唯一的即可。这里你就可以用片选信号，读写信号就可以共用了。还有你要确定信号电平是兼容的。 |
[2006-11-22 11:24:47] |
| [问：kllyj2008] |
目前的Stratix II GX能支持的协议速率有多高? |
| [答：Junwei] |
6.375Gbps |
[2006-11-22 11:28:18] |
| [问：DirectCG] |
Stratix II GX除了PCI Express还能支持那几种高速串行应用协议? |
| [答：Junwei] |
所有主流的6.375Gbps速率以下的协议，可参看第7页胶片 |
[2006-11-22 11:29:15] |
| [问：zzkeng] |
Stratix II GX的状态机除了PCIe,还能管理那几种标准? |
| [答：Zhaorong] |
XAUI State Machine
Gigabit ethernet State Machine |
[2006-11-22 11:29:54] |
| [问：chunsen] |
信号的完整性和器件,器件封装以及PCB设计等多种因素有关,请问专家, Stratix
II GX FPGA在器件设计和封装上有那些措施可改善信号完整性? |
| [答：Zengyuan] |
Stratix II GX FPGA是一款高性能的嵌入式收发器的FPGA。在创新的Stratix II FPGA逻辑结构上进行设计Stratix
II FPGA逻辑结构上进行设计制造，针对最佳性能和漏失功率控制进行了优化。
同时在封装上，StratixII GX从封装上保证了IO的高性能，从而提供很好的信号完整性。 |
[2006-11-22 11:30:50] |
| [问：cwjable] |
请问有没有关于wlan方面的参考设计？比如802.11 |
| [答：Zhaorong] |
AMPP Software Partners 提供wlan方面的参考设计
please see
http://www.altera.com.cn/products/ip/ampp-sfw/amp-software.html |
[2006-11-22 11:32:05] |
| [问：chunsen] |
PCB上的传输连线对系统的信号完整性影响很大,请问专家,这样的传输线的长度,宽度以及和别的传输线的相邻距离应如何考虑?对于1.25GBps的速率,能否给出一个量的概念? |
| [答：Dahai] |
你需要仿真以确定实际最佳参数。参考是线宽5mil，差分信之间5mil，差分对之间20mil以上 |
[2006-11-22 11:32:16] |
| [问：chunsen] |
在PCB设计中, 应如何做才能降低微带传输中的串扰? |
| [答：Junwei] |
1. 差分线对之间的距离要大于3倍线宽
2. 发送差分线不要紧挨接收差分线放置
3. 在板的叠层拓扑中，相邻层不要走平行线。 |
[2006-11-22 11:33:54] |
| [问：小保] |
StratixIIGX提供网络接口吗？ |
| [答：Zengyuan] |
StratixIIGX提供了相应的高速的串行数据传输，同时客户可以基于StratixIIGX器件利用Altera的IP来实现网络接口，不过目前网络接口芯片相对价格便宜，是一种更常见的实现方式。 |
[2006-11-22 11:34:10] |
| [问：whitesky_mm] |
在使用Altera的FPGA进行开发和研究之前，需要学习哪些相关的硬件基本知识么？需要以底层的硬件电路知识作为基础么？ |
| [答：Zhaorong] |
数字逻辑电路 |
[2006-11-22 11:34:54] |
| [问：dyac] |
能否用廉价的Cyclone2实现CDR,有IP提供吗? |
| [答：Dahai] |
很抱歉，目前不提供支持。你可以寻求CycloneIII器件 |
[2006-11-22 11:35:05] |
| [问：waglhb] |
我觉得MAXII的内部FLASH读写次数太少,Altera提供了很多关于内部FLASH的操作都不感用! |
| [答：Zengyuan] |
对于CPLD,Altera保证了MAXII的内部Flash的100次读写次数。
对于Cylcone和Stratix是没有这个限制的。 |
[2006-11-22 11:36:02] |
| [问：dyac] |
stratix 2 GX有大学计划吗? |
| [答：Zengyuan] |
StratixII GX提供了三款开发板，也是可以通过大学计划申请的。你可以联系大学计划的徐经理。 |
[2006-11-22 11:37:09] |
| [问：紫藤2] |
stratix gx中的芯片要怎么通过LICENSE 呀 我用从网上申请的一个月的license
，但是怎么也通不过EP2S60F6725ES的license |
| [答：Junwei] |
你只要简单打开Quartus 的Talkback功能（windows开始菜单里有）就可以使用Stratix GX 和 Stratix II
GX了
你也可以联系我们代理商的FAE取得额外的SGX和SGXII license。 |
[2006-11-22 11:37:46] |
| [问：luocheng] |
并行RapidIO（8bits,34bit address),目前Altera的那些FPGA有相应的IP核？ |
| [答：Dahai] |
For 8-bit Parallel RapidIO, Stratix II, HardCopy II, and Stratix GX
support up to 1 Gbps with an integrated DPA hardware module. Stratix support
up to 840 Mbps |
[2006-11-22 11:37:47] |
| [问：saleshn] |
市场竞争力最突出的优势是哪几点?或是别的类似的产品达不到或没有的标准? |
| [答：Zengyuan] |
FPGA的优势在于可编程性和灵活性。客户使用FPGA可以更快的推出产品，占领市场。同时在以后的时间，可以灵活的升级产品。
使用FPGA，可以很快的推出针对新要求的产品而不用等到相应的IC出现。 |
[2006-11-22 11:43:33] |
| [问：DirectCG] |
Stratix II GX的I/O引脚速度能达到多高?这样高的速度在PCB布局上有些什么特别的要求和提示?如何消除一般些分布参数对性能的影响? |
| [答：Junwei] |
6.375Gbps。你可以下载ALTERA网站上的APPLICATION NOTE 315得到一些指导，平时也可以参加ALTERA公司举办的一些高速设计研讨会。 |
[2006-11-22 11:43:42] |
| [问：DirectCG] |
Stratix II GX FPGA器件的主要特性有那些? |
| [答：Dahai] |
Stratix II GX devices fuse the industry"s fastest and highest-density
FPGA architecture with up to 20 full-duplex, high-performance, multi-gigabit
transceivers. The transceivers deliver excellent jitter performance across
the entire 600-Mbps to 6.375-Gbps operating range. When used with the
multiple levels of dynamic pre-emphasis and equalization, they provide
a low-risk design path for both new system and legacy system design applications.
你可以找到更加具体的文字在以下网站：
http://www.altera.com/products/devices/stratix2gx/overview/s2gx-overview.html |
[2006-11-22 11:44:04] |
| [问：fuchuantian] |
你刚才说过只要连着计算机的JTAG就可以一只使用没有license的ip core，但是我使用PCI
core 4.1.0的时候，怎么只能使用1个小时？请问这是什么回事 |
| [答：Zhaorong] |
你可以参考AN320
Untethered Mode
The OpenCore Plus hardware evaluation is in untethered mode if any of
the following situations exist:
■ The device is not connected to the host computer running the
Quartus II Programmer during hardware evaluation
■ The device becomes disconnected during the evaluation
■ Any of the unlicensed megafunctions in a design do not support
tethered mode
Your design stops working after the hardware evaluation time expires.
Tethered Mode
Tethered mode requires an Altera serial joint test actions group (JTAG)
cable connected between the JTAG port on your board and the host
computer, which runs the Quartus II Programmer for the duration of the
hardware evaluation period. The Quartus II Programmer only requires a
minimum installation of the Quartus II software—no license is required.
You can run a second Quartus II session on the host computer, to
concurrently use the SignalTap? logic analyzer. |
[2006-11-22 11:44:43] |
| [问：meteor_chu] |
能否介绍Stratix II GX收发器中发送和接收通道的具体性能? |
| [答：Junwei] |
Stratix II GX的收发器最高提供6.375Gbps的速率，提供同类业界最好的信号完整性和最低的功耗。 |
[2006-11-22 11:45:49] |
| [问：sukerwww] |
请问有没有SPI4.2 IP Core的设计参考？ |
| [答：Zengyuan] |
Altera提供了SPI4.2 IP Core。安装完SPI4.2 IP Core后，你就可以找到相应的例子。 |
[2006-11-22 11:45:51] |
| [问：高sir] |
能否提供硬件的样本供参考 |
| [答：Zhaorong] |
可以提供：
Demo板，原理图，PCB，QII参考设计等 |
[2006-11-22 11:45:59] |
| [问：qmyi] |
各种IP需要交费才能使用吗？ |
| [答：Dahai] |
我们的大部分IP有OpenCore的feature。这就意味着只要你可以免费在开发阶段使用它一段时间，直到你在产品化之后才需要购买license。 |
[2006-11-22 11:46:31] |
| [主持人：ChinaECNet] |
所有问题均已提交给Altera公司的专家。座谈期间未回答的问题，Altera公司专家也会逐一回答，并在中电网上公布，请大家注意收看。 |
[2006-11-22 11:46:41] |
| [主持人：ChinaECNet] |
由于时间关系，本次中电网“在线座谈”马上就要结束了。虽然各位听众（网友）已与Altera公司的专家讨论了许多问题，但是还有许多提问没有来得及进行交流。本次在线座谈结束后，中电网将请Altera公司的专家继续答复所有的来自各位听众（网友）的提问，然后整理上载到中电网网站上，以便大家查阅。 |
[2006-11-22 11:46:59] |
| [问：小保] |
对于在SOPC中的RAM模块，可以在SOPC外实现RAM的读写操作吗？ |
| [答：Junwei] |
可以 |
[2006-11-22 11:47:27] |
| [问：tiantianxian33] |
请问贵公司是否会早日提供基于没有MMU的NIOSII 系统 |
| [答：Dahai] |
这是个很好的建议，我们会反映给我们的设计人员。 |
[2006-11-22 11:48:16] |
| [问：eniac] |
专家好：收发器是否有仿真库，供modelsim等工具进行仿真？ |
| [答：Junwei] |
有，你在例化收发器的时候可以选择生成仿真库供MODELSIM仿真。
在Quartus的handbook中有详细介绍怎么样来用modelsim仿真收发器。 |
[2006-11-22 11:49:00] |
| [问：gnuarmfuns] |
这些开发板主要是针对什么用户群 |
| [答：Zengyuan] |
Altera的开发板主要是针对不同的产品市场推出的。以StratixIIGX的PCI-Express开发板来说，它不仅提供了一个客户设计的验证平台，也提供客户设计自己板卡的参考。
当然对于初学者，是一个学习上手的好方法。 |
[2006-11-22 11:50:26] |
| [主持人：ChinaECNet] |
在此，中电网特别感谢给予本次中电网在线座谈巨大支持的Altera公司，特别感谢专门在线回答各位听众（网友）提问的Altera公司的各位专家们，特别感谢各位听众（网友）积极热情的参与。 |
[2006-11-22 11:50:32] |
| [主持人：ChinaECNet] |
祝大家事业有成、生活愉快！欢迎多提宝贵意见，欢迎关注中电网，下次再见。 |
[2006-11-22 11:50:42] |
| [问：mayongtao] |
altera有没有硬嵌入式核？ |
| [答：Zhaorong] |
之前有过Excalibur系列，嵌入ARM核 |
[2006-11-22 11:50:51] |
| [问：helena_chinaecnet] |
在STRATIX所支持的协议中，Seriallite II是传输效率最高的一个吗？ |
| [答：Zengyuan] |
Stratix 器件不支持Seriallite II，Stratix GX 和Stratix II GX 可以实现Seriallite
II。
相对别的协议来说，Seriallite II是一种控制简单，效率高的协议。 |
[2006-11-22 11:52:08] |
| [问：dumolin] |
Stratix II GX 有CDR功能吗？
那么刚才提到的具有CDR功能的CyclonoeIII 什么时候可以有开发板呢？ |
| [答：Dahai] |
StratixIIGX是有CDR功能的。关于CycloneIII，明年器件和开发板将会陆续上市 |
[2006-11-22 11:52:39] |
| [问：ben wang] |
SDI 开发板有哪些功能？ |
| [答：Zhaorong] |
Development Kit Contents
The Audio Video Development Kit, Stratix II GX Edition features:
Stratix II GX video development board
Stratix II GX FPGA (EP2SGX90FF1508C3)
Video interfaces
Digital Video Interface (DVI) inputs/outputs
Four (4) standard definition (SD)/high definition (HD) SDI inputs/outputs,
including Dual-Link SDI support
Asynchronous Serial Interface (ASI) inputs/outputs
Audio interfaces
AES3
Sony/Phillips digital interface (S/PDIF)
External memory
DDR2 DIMM (72 bit at 266 MHz)
2-Mbyte SRAM
16-Mbyte flash (configuration)
Altera high-speed mezzanine connector (HSMC)
RJ-45 (copper) connector and external 10/100/1000 Ethernet PHY (GMII)
1394 MAC/PHY
USB MAC/PHY
Video and Image Processing Suite evaluation IP cores
SDI reference design
Board design files
Schematics
Layout (Allegro format) |
[2006-11-22 11:53:34] |
中电网官方微博
