在线座谈

热门关键字: 显示 仪表 电源管理 环保 

关于本次座谈

座谈简介

小数分频锁相环面世已有多年，但至今仍然有人不大清楚这种电路的特性。很多人以为小数分频锁相环与整数分频锁相环采用完全不同的设计方程式及模拟测试技术。其实，以背后的概念及所采用的方程式为例来说，小数分频锁相环与整数分频锁相环基本上没有分别。但两者的性能则不同，原因是分数可以计算在内，这样会令N值变得更小。选用小数分频锁相环架构的最主要原因也是基于这个N值较小的缘故，而且理论上N值越小，相位噪声方面的表现会更为理想。

我们将会在今次的在线研讨会上解释清楚一些有关小数分频锁相环的错误观念，也会就有关小数分频锁相环与整数分频锁相环之间的优缺点作一简单的比较，最后我们会介绍小数分频锁相环的设计窍门以及设计时必须考虑的因素。

专家介绍

刘宏伟 刘宏伟
应用工程师

刘宏伟先生为美国国家半导体华北区信号链路产品应用工程师，负责该地区信号链路产品的技术支持。
刘宏伟在电子行业拥有多年的经验，于2007年加盟美国国家半导体之前，刘宏伟在大唐移动通信设备有限公司射频部从事射频收发信机的设计工作。
刘宏伟对射频收发信机糸统及锁相环的设计具有丰富的知识。

精彩问答

主題：小数分频锁相环的优缺点剖析
在线问答：
[主持人：ChinaECNet] 各位听众（网友），上午好！欢迎参加中电网在线座谈。今天，我们有幸邀请到美国国家半导体公司的专家就“小数分频锁相环的优缺点剖析”举行在线座谈。在座谈中，您可就您关心的问题与美国国家半导体公司的专家在线进行直接、实时的对话交流。中电网衷心希望通过大家的共同努力，不仅能够增进各位听众（网友）对“小数分频锁相环的优缺点剖析”的了解和掌握，而且能够为大家事业的发展带来裨益。  [2008-11-18 9:59:43]
[问：acallen] 在TD-SCDMA系统的多频点应用中，需要迅速在几个载波之间切换。请问怎么提高锁相环的锁定时间? 
[答：Wayne Liu] 锁相环的锁定时间约等于4/环路带宽，对于某一个PLL而言，只能靠提高环路带宽的方法减小锁定时间   [2008-11-18 10:21:37]
[问：lyn663013] 抑制小数分频杂散的途径有什么 
[答：Harris Chan] Increase the Delta Sigma Modulation order, Dithering and also increase the Loop Filter order. Pls refer to the presentation for detail!  [2008-11-18 10:21:47]
[问：td_scdma_3g] Delta sigma和添加随机性是不是都会使锁定时间变长啊？ 
[答：Wayne Liu] 不会  [2008-11-18 10:21:49]
[问：大笨] 较小的信道间隔（<10kHz）上，小数分频锁相环为什么远远好于整数分频锁相环 
[答：Wayne Liu] 因为较低的环路带宽能够较好的抑制远端杂散，弱化了小数分频锁相环的缺点  [2008-11-18 10:22:15]
[问：大笨] 从锁定时间上来讲，为什么小数分频锁相环通常比整数分频的锁相环快 
[答：Wayne Liu] 锁相环的锁定时间约等于4/环路带宽，   [2008-11-18 10:22:31]
[问：yxz32] 设计时，都应该注意哪些？ 
[答：Wayne Liu] 电源，接地，环路带宽的设计。   [2008-11-18 10:22:43]
[问：gumulaoyi] 请教：在小数分频锁相环电路中，是否需要包括至少一个高次谐波消除电路？ 
[答：Wayne Liu] 是  [2008-11-18 10:22:50]
[主持人：ChinaECNet] 我们已经进入问答阶段如果听众想重温演讲或内容可以点击下面“回顾演示”重看演讲。  [2008-11-18 10:23:03]
[问：gumulaoyi] 如何有效地抑制小数杂散？ 
[答：Wayne Liu] 增加环路滤波器级数，用较大值的分母，等   [2008-11-18 10:23:04]
[问：lyn663013] 小数分频锁相环作为时钟发生器时边缘抖动大怎么办 
[答：Liu Hongwei] 相位余量调的不好，优化环路滤波器  [2008-11-18 10:23:17]
[问：tvro_china] 小数分频锁相频率环通过哪些措施来降低杂散电平？ 
[答：Liu Hongwei] 增加环路滤波器级数，用较大值的分母，等   [2008-11-18 10:23:41]
[问：tvro_china] 小数分频锁相环与整数分频锁相环在设计时应该如何选择？ 
[答：Liu Hongwei] 如果频率步进比较小，一定要选用小数的，这样才能选用比较高的鉴相频率，来降低相噪，  [2008-11-18 10:24:27]
[问：tvro_china] 能否推荐几款适合跳频通信的小数分频锁相环？ 
[答：Liu Hongwei] LMX2531是VCO+PLL,LMX2306是PLL   [2008-11-18 10:24:53]
[问：liyunshan6018626] 小数分频锁相环的项目运用领域? 
[答：Liu Hongwei] 所有领域都能用它  [2008-11-18 10:25:13]
[问：gumulaoyi] 小数分频锁相环主要用在哪些领域？ 
[答：Harris Chan] Many areas... that requires LO w/ small Channel Spacing but needs to increase the PDF to decrease the N-Counter noise. Today we highlight the application on Wireless Communication.  [2008-11-18 10:25:32]
[问：liyunshan6018626] 小数分频锁相环的项目如何开展? 
[答：Liu Hongwei] 就和整数分频PLL一样开展，买支持小数分频的PLL就可以了。如LMX2531  [2008-11-18 10:25:40]
[问：wuerzh_2001] 小数分频的抖动和频谱是不是比整数分频差一些? 
[答：Liu Hongwei] 相噪会比整数的好，因为可以选用更高的鉴相频率  [2008-11-18 10:26:16]
[问：luoqinghua] 解释一下，为啥N值越小，噪声越小呢？ 
[答：Liu Hongwei] N值越小，鉴相频率＝Fvco0/N就越大，噪声就会越小  [2008-11-18 10:27:52]
[问：lingf] 小数分频锁相环的阶数如何选取？通过哪个参数来调整？ 
[答：Liu Hongwei] 根据实测的杂散和相噪情况来选取合适的阶数，由寄存器来控制它  [2008-11-18 10:28:37]
[问：zhaoz] how to determine the PLL circuit component value? 
[答：Liu Hongwei] 用仿真工具，国半有在线仿真PLL的工具  [2008-11-18 10:29:14]
[问：luoqinghua] 请问，小数分频都有哪些缺点 
[答：Liu Hongwei] 有亚小数杂散和小数杂散，但是适当的设计也可以把这个缺点消除，如使用去抖功能，添加随机性等  [2008-11-18 10:30:05]
[问：liushangqing] 在电路设计中，压控振荡器市内部噪声的主要来源，请问，PLL环路是如何起到高通滤波作用的？谢谢 
[答：Liu Hongwei] PLL本身是一个低通滤波器，VCO是一个带宽很窄的带通滤波器  [2008-11-18 10:30:54]
[问：sfei_me] Thanks for your presentation. 
[答：Liu Hongwei] You are welcome  [2008-11-18 10:31:04]
[问：Justboer] 通过FPGA内部PLL能否产生可靠的诸如2.048M的时钟，有无注意事项。 
[答：Shawn Han] 看参考时钟的频率和稳定度。如果输入参考时钟是2.048MHz的整数倍，如30.72MHz，那么通过FPGA分频15倍就可以输出；但是如果参考时钟是10MHz，那么为了输出2.048MHz，有可能需要将鉴相频率设得很窄，分频数N会很大，20log(N)的影响使得输出抖动较大，在这种情况下，需要使用小数分频PLL。对于FPGA输出，如果抖动太大，需要增加去抖器件，如LMK03000，LMK04000家族。   [2008-11-18 10:31:26]
[问：liushangqing] 选用锁相环芯片时，其噪声基底是不是要考虑的主要因素？谢谢 
[答：Liu Hongwei] 考虑的主要因素是PLL和VCO自己的噪声，锁定时间，频率范围等  [2008-11-18 10:31:32]
[问：cdwangxiuying] 请问N分频器影响环路内的相位噪声的因素大吗？谢谢 
[答：Liu Hongwei] 很大，20logN的关系  [2008-11-18 10:31:49]
[问：cdwangxiuying] 为了减少压控振荡器的噪声，选用那种片子最好？能推荐几款贵公司的产品吗？谢谢 
[答：Liu Hongwei] LMX2531是集成VCO+PLL的芯片  [2008-11-18 10:32:10]
[问：tangchie] 您好，请问从锁定时间上来讲，小数分频锁相环通常比整数分频的锁相环快，是这样的吗？有例外情况吗？ 
[答：Liu Hongwei] 不是，锁相环的锁定时间约等于4除以环路带宽，   [2008-11-18 10:32:56]
[问：lm84518] 请问电荷泵鉴相器的工作频率是不是也会影响PLL输出相位噪声？ 
[答：Liu Hongwei] 对，鉴相频率越高，噪声越低  [2008-11-18 10:33:23]
[问：shaobo_xu] 您好！在小数分频器件应用的过程中遇到了一个这样的问题，就是当选择输出频率为2.00001GHz时，输出存在10kHz和20kHz等倍数的谐波的杂散；选择输出频率为2.000001GHz时，输出存在1kHz和2kHz等倍数的谐波的杂散；这样类似的频率输出都存在相同的问题，是否是布板电源和关键信号的耦合导致的还是其他什么原因导致的，希望能够帮忙分析下。谢谢！ 
[答：Harris Chan] What is the IC that you are using? What is the PDF? Generally Fractional Spur occurred at NFractional x PDF and Sub-Fractional Spur occurred at 1/2 or 1/4 of Fractional Spur. You may use Higher Order Delta-Sigma Modulator, Dithering, Higher Order Loop Filter or Lower the Charge Pump Current.  [2008-11-18 10:34:24]
[问：zhaoz] how to determine PLL circuit componenet value?how to control (eliminate)jitter during design? 
[答：Liu Hongwei] 国半网站上有在线仿真软件  [2008-11-18 10:34:54]
[问：lingf] 在使用上，和整数分频的是否一样？成本上有没有差异？ 
[答：Liu Hongwei] 使用时基本一样，只是N计数器的值可以用小数，成本相差不多  [2008-11-18 10:35:19]
[问：lm84518] 请问，在电路设计中，选用滤波器设计时，相位裕度是不是首先应该考虑的因素？谢谢 
[答：Liu Hongwei] 对，  [2008-11-18 10:35:29]
[问：wdyjz] 现在的超声波发生器为了保证信号频率的稳定，会采用频率跟踪和锁相环技术，那么采用小数分频锁相环和传统的技术有什么差别和优势呢？ 
[答：Honsun Tan] I am not familiar with ultrasound requirement, but as we have shown in the webinar, fractional-N PLL has several advantages over integer-N PLL  [2008-11-18 10:35:37]
[问：lifujiang10] 视频时钟和别的时钟有什么区别，设计时需要注意什么 
[答：Liu Hongwei] 没区别  [2008-11-18 10:35:49]
[主持人：ChinaECNet] 各位观众，现在用户提问很踊跃，专家正在逐一回答。请耐心等待您问题的答案，同一问题请不要多次提交。  [2008-11-18 10:36:05]
[问：xywangsy] 设计时，电源部分应该做什么样的滤波呢？ 
[答：Liu Hongwei] 用低噪声的LDO，加电容  [2008-11-18 10:36:09]
[问：lm84518] 抑制小数分频杂散最直接的办法是什么？ 
[答：Liu Hongwei] 增加环路滤波器级数  [2008-11-18 10:36:26]
[问：wdefu] 在增加环路滤波器级数的同时，如何平衡成本的要求？ 
[答：Liu Hongwei] 增加级数只是增加几个电容，成本很低  [2008-11-18 10:36:48]
[问：luoqinghua] 贵公司有小数分频锁相的产品及其参考设计吗 
[答：Liu Hongwei] LMX2531，www.national.com  [2008-11-18 10:37:02]
[问：gumulaoyi] 请问小数分频锁相环最突出优点是什么？ 
[答：Harris Chan] Can faciliate the use of larger PDF for the same Channel Spacing => means lower N-Counter value which provides better noise.  [2008-11-18 10:37:04]
[问：gumulaoyi] 请问专家：小数分频锁相环电路一般包括哪些组件？ 
[答：Honsun Tan] it is exactly the same as integer-N PLL, for example, loop filter, VCO, phase detector, charge pump, R-counter, N-counter, etc  [2008-11-18 10:37:06]
[问：lm84518] PLL合成器与传统晶振模块的比较优势在哪里？ 
[答：Liu Hongwei] 低功耗，低成本，低体积  [2008-11-18 10:37:23]
[问：xywangsy] 这种锁相环输出的频率频偏可以控制在什么范围？ 
[答：Liu Hongwei] 已N计数器的级数为准，级数越多，越准  [2008-11-18 10:37:51]
[问：lm84518] 贵公司支持小数分频的PLL都有哪些产品，能推荐几款吗 ？ 
[答：Liu Hongwei] LMX2531   [2008-11-18 10:37:58]
[问：lulu2890] 如何解决小数分频锁相环的相位噪声的问题？ 
[答：Harris Chan] Generally Fractional Spur occurred at NFractional x PDF and Sub-Fractional Spur occurred at 1/2 or 1/4 of Fractional Spur. You may use Higher Order Delta-Sigma Modulator, Dithering, Higher Order Loop Filter or Lower the Charge Pump Current.  [2008-11-18 10:38:01]
[问：tangchie] 您好，为了避开大的杂散出现，小数分频的锁相环需要良好的频率规划，使用起来是否难度较大？ 
[答：Liu Hongwei] 难度是要大一点，但也很好解决  [2008-11-18 10:38:48]
[问：gumulaoyi] 贵公司的小数分频锁相环最高分辨率可达多少？ 
[答：Liu Hongwei] 与VCO频率有关，LMX2531的精度一般足够应用于任何领域了  [2008-11-18 10:39:34]
[问：lyn663013] 请问小数分频的锁相环杂散的分布规律是什么 
[答：Shawn Han] 典型分布在小数杂散频率（Nfractioanl*PDF），或者亚小数杂散频率（1/2,1/4 Nfractioanl*PDF 的谐波），通过高阶delta-sigma小数分频功能，dithering 随机化功能，高阶环路滤波器等措施可以降低杂散峰值。  [2008-11-18 10:39:52]
[问：sd2620] 鉴相器输出端中含有大量的高频干扰信号,怎么消除？ 
[答：Liu Hongwei] PCB布局优化，电源优化，参考优化  [2008-11-18 10:39:59]
[问：xywangsy] 小数分频的抖动和频谱与整数分频哪个好一些? 
[答：Liu Hongwei] 适当的设计后，两者都能比较好  [2008-11-18 10:40:55]
[问：c150] 小数分频的响应速度会不会比整数慢？ 
[答：Liu Hongwei] 没区别  [2008-11-18 10:41:04]
[问：sd2620] 怎样获得仿真辅助设计工具？ 
[答：Liu Hongwei] www.national.com  [2008-11-18 10:41:14]
[问：garner.zhou] 请问:小数分频PLL与普通的模拟PLL比更适合应用于那些场合？除了可以分出任意频点（小数部分），外对相位裕度等有提高吗？ 
[答：Honsun Tan] except for the advantages we have discussed in the webinar, one benefit of using fractional-N PLL is it could reduce the overall cost. Traditionally, we use integer-N PLL with an expensive/high performance VCO, the total cost is high. It is because the step size limited the PDF of the PLL, as such the close in phase noise will be very dependent on the performance of the VCO. Therefore you will need a high cost VCO. But with fractional-PLL, as you can use a high PDF, the close-in phase noise of the PLL will be reduced, the requirement of VCO is thus relieved. You don"t need an expensive VCO anymore  [2008-11-18 10:41:40]
[问：liguang169] 锁相环路滤波器设计时如何选择环路带宽，来兼顾开关速率及寄生性能？ 
[答：Liu Hongwei] 锁相环的锁定时间约等于4除以环路带宽，另外，带宽的选择应根据参考时钟近端噪声的好坏和VCO自己的相噪来决定   [2008-11-18 10:42:26]
[问：lulu2890] 请问小数字分频锁相环是全数字锁相环吗？ 
[答：Honsun Tan] fractioanl-N PLL is not equal to DLL, fractional-N PLL is still an analog technolgoy PLL  [2008-11-18 10:42:40]
[问：wdefu] 请问，除了增加环路滤波器级数 ，还有没有其他方案达到抑制小数分频的目的？ 
[答：Liu Hongwei] 设计好电源，PCB，调整N计数器的分母  [2008-11-18 10:42:52]
[问：zhaoz] is there any PLL design tool? 
[答：Honsun Tan] in National"s website, we provide an online simulation tool called Webench (Easy PLL)  [2008-11-18 10:43:31]
[问：zhangwq] 锁相环最低可否到32.768K? 
[答：Liu Hongwei] 一般不能  [2008-11-18 10:43:38]
[问：liushangqing] 请问通过锁相环提供多个时钟频率时的精度有保证吗，其在带来低成本优势的同时，和采用多个晶振的方式相比较是否也有其不利的一面？ 
[答：Harris Chan] If you requires many channels of precision clock output, we have very good LMK03000 & LMK04000 series for your consideration. LMK04000 has RMS Jitter performance of only 150fs!  [2008-11-18 10:43:46]
[问：telcomm] 国办有没有低频的频率合成器，如10-20MHz的，分辨率10Hz 
[答：Liu Hongwei] 没有，但可以添加除法器的方法来实现，如LMX2531+LMK01000,或者LMK03000  [2008-11-18 10:44:21]
[问：licki518] Δ∑调制器锁相环的阶数是一个什么概念? 
[答：Liu Hongwei] 99.5＝(100＋99)/2=(98+99+100+101+)/4 上述分别为1阶和2阶  [2008-11-18 10:45:32]
[问：ymh7821] 高次谐波消除电路应该设计在哪里合适一些 
[答：Liu Hongwei] 环路滤波器里，如果还不能消除，在VCO的输出端加滤波器  [2008-11-18 10:46:03]
[问：liushangqing] 是否有些领域用晶体振荡器产生时钟是不可替代的，也就是说是否PLL合成器时钟可以用于任何需要时钟的领域 
[答：Harris Chan] PLL is primarily for generating high (such as 2GHz) & accurate frequency from relatively low (such as 10MHz)and precise clock source/reference.  [2008-11-18 10:46:12]
[问：cdwangxiuying] 使用小数分频支持其的PLL能节约空间并降低成本吗？谢谢 
[答：Honsun Tan] yes, as the step size will limit the PDF of integer-N PLL, the close-in phase noise will be increased, you will need a high cost VCO with good close-in phase noise. If you use fractional-N PLL, as you can use a high PDF, the close-in phase noise is improved, you don"t need expensive VCO anymore  [2008-11-18 10:46:17]
[问：gaon] 这技术在电视电路上看到过,还有其他产品用的比较多吗? 
[答：Liu Hongwei] 所有的设计都可以用小数分频PLL  [2008-11-18 10:46:28]
[问：lingf] 频率的高低对选用整数和小数分频锁相环有没有影响？有没有选择的一般准则？ 
[答：Liu Hongwei] 没有影响，一般情况下尽量选用小数的，以得到较好的相噪  [2008-11-18 10:46:57]
[问：lifujiang10] 支持小数分频锁相环的芯片价格上与支持整数分频锁相环的芯片差别多少 
[答：Liu Hongwei] 几乎没有差别  [2008-11-18 10:47:07]
[问：tianhuaban] 比如说用锁相环得到3.4G信号，有必要在3.4G信号出来后再加3.4G带通滤波器来提高信号质量吗 
[答：Liu Hongwei] 加滤波器只能滤掉杂散，并不能改善相噪  [2008-11-18 10:47:36]
[问：tianhuaban] 比如说用小数分频锁相环获得3.4G信号，请问距3.4G约4K处的噪声如何消除 
[答：Shawn Han] 1，分析杂散产生的原因。外部干扰还是内部产生。 2，如果是PLL本身产生，设置dithering和更高阶delta-sigma小数分频，选择更大的小数分频分母，可以降低杂散。  [2008-11-18 10:48:08]
[问：cdwangxiuying] PLL可以做到多少个ppm？如果一块电路中单个PLL可以最多节省几个晶体？ 
[答：Liu Hongwei] 根据N计数器的级数决定ppm一般情况下都精度足够了，不能节省晶体，PLL是用来滤除噪声和改变频率用的  [2008-11-18 10:48:45]
[问：liguang169] EasyPLL工具是否可以按照自己的要求设定锁定时间等参数，来挑选环路带宽、相位容限及极点比率？ 
[答：Liu Hongwei] 可以  [2008-11-18 10:48:52]
[问：lyn663013] 单环结构的小数分频频率合成器会代替多环结构合成器吗 
[答：Honsun Tan] multiple loop PLL shall do more than a simple PLL, no matter it is an integer-N or fractional-N PLL  [2008-11-18 10:49:04]
[问：gumulaoyi] 贵公司有5GHZ以上的小数分频锁相环吗？ 
[答：Liu Hongwei] LMX2485/6/7  [2008-11-18 10:50:55]
[问：lm84518] 高频晶振容易损坏，高频晶振本身也会想办法解决？PLL不会有这方面的隐患吗？ 
[答：Liu Hongwei] 不会，PLL只是锁相环  [2008-11-18 10:52:01]
[问：c150] 如何能以比较简单的方式实现宽范围的频率源？ 
[答：Liu Hongwei] 高输出范围的PLL＋宽范围的VCO或者多个VCO  [2008-11-18 10:52:27]
[问：licki518] 小数分频具有尾数调制效应,是否会使输出频谱变差? 
[答：Honsun Tan] fractional-N PLL will creat fractioanl spurs, as we have introducted in the webinar, however, there are several methods to reduce the spurs, pls review the webinar again for details  [2008-11-18 10:52:38]
[问：lm84518] PLL锁相环对电源有何要求？是否需要独立的地？ 
[答：Liu Hongwei] 对电源要求比较高，可以不用独立地  [2008-11-18 10:52:45]
[问：liguang169] 设计环路滤波器必须考虑的参数有哪些？ 
[答：Liu Hongwei] 带宽，相位余量，电荷泵增益，鉴相频率  [2008-11-18 10:53:18]
[问：lingf] 小数分频时是否一定要加环路滤波器，参数如何选取？ 
[答：Liu Hongwei] 一定要加，用仿真软件  [2008-11-18 10:53:41]
[问：lingf] 小数分频的锁相环，一般可达到多高的精度？ 
[答：Shawn Han] 小数分频 锁相环的分辨率 (FDEN) 取决于 N 计数器的位数 (n)，FDEN = 2^n-1,12 位 N 计数器 ? FDEN = 1 至 4095 22 位 N 计数器 ? FDEN = 1 至 4194303,鉴相频率PDF/FDEN就是支持的最小分辨率。例如： PDF = 4.095 KHz，FDEN=4194303， 分辨率为0.0009763 Hz。  [2008-11-18 10:53:46]
[问：liushangqing] 哪些领域用的最多？ 
[答：Harris Chan] PLL? Wireless & Wired Communication Infrastruture, Testing and Instrumentation,...  [2008-11-18 10:54:06]
[问：lulu2890] 请讲专家：小数分频锁相环一般都是单片机控制吗？ 
[答：Liu Hongwei] 可以由MCU、CPLD,FPGA等  [2008-11-18 10:54:15]
[问：cdwangxiuying] 请问在小数分频锁相时，PLL合成器在EMC设计上要注意事那些事项？ 
[答：Liu Hongwei] 和一般EMC设计一样考虑，  [2008-11-18 10:54:31]
[问：zzyjg] 请教专家：网上有此小数分频锁相环的详细技术参考资料吗？ 
[答：Liu Hongwei] www.national.com里有  [2008-11-18 10:54:46]
[问：wdefu] 请问提供LMX2531样片与设计参考吗？ 
[答：Tina Shen] 您好，我们的LMX2531有不同的型号，您可以参看如下网站根据您需要的参数进行选择。http://www.national.com/JS/searchDocument.do?textfield=LMX2531 谢谢。  [2008-11-18 10:54:52]
[问：zzyjg] 请问使用小数分频锁相环设计时，常见的干扰有哪些？ 
[答：Liu Hongwei] 小数杂散，亚小数杂散  [2008-11-18 10:54:58]
[问：xywangsy] 相位噪声与抖动有什么直接联系？ 
[答：Honsun Tan] jitter is obtained from phase noise, firstly we need to integrate the phase noise over a pre-defined offset frequencies band, then we convert the result to degree, which is the phase error. Dividing the phase error by the carrier freq, we obtain the rms jitter over that particular offset freq band  [2008-11-18 10:55:14]
[问：zzyjg] 请问贵方的锁相环设备能适应恶劣的工业环境吗？ 
[答：Liu Hongwei] 可以，我们的就是工业级的  [2008-11-18 10:55:15]
[问：lulu2890] 能把相噪降到－70 dBC以下吗？ 
[答：Harris Chan] It depends on PLL design, output frequency... But usually -70dBc is not a hard figure to get.  [2008-11-18 10:55:37]
[问：liushangqing] 在频域相噪图中，什么是噪音平台? 
[答：Liu Hongwei] 噪底？就是仪器或者输入电路的热噪声  [2008-11-18 10:55:39]
[问：zzyjg] 请问影响小数分频锁相环精度的最大因数是什么？ 
[答：Liu Hongwei] 参考频率的精度  [2008-11-18 10:55:54]
[问：zzyjg] 请教专家，环境噪音对小数分频锁相环是否有影响？ 
[答：Liu Hongwei] 有  [2008-11-18 10:56:05]
[问：liushangqing] 请教专家，周期均方根抖动与周期峰-峰值抖动有什么关系? 
[答：Liu Hongwei] 一般是15倍的关系  [2008-11-18 10:56:16]
[问：tianhuaban] 集成了VCO的锁相环芯片一般最高输出频率到多少 
[答：Liu Hongwei] 都有  [2008-11-18 10:56:41]
[问：lingf] FPGA里也可以实现小数的锁相环，国半的器件有什么优势？ 
[答：Shawn Han] 国半的小数分频PLL可以设置灵活的小数分频分母，较少的数字电路干扰，可以关注一下输出信号的杂散和抖动。  [2008-11-18 10:56:47]
[问：lulu2890] 对于无规律的干扰信号怎样抑制 ？ 
[答：Liu Hongwei] 这是参考或者电源或者地带进来的，改善它们  [2008-11-18 10:57:00]
[问：tshan] 国半有在线仿真PLL的工具，能仿真到具体的电子元器件选型吗？ 
[答：Honsun Tan] our online PLL simulation tool supports all of our PLL, including integer-N and fractional-N PLL, the default simulation parameters can be change to your real situation  [2008-11-18 10:57:03]
[问：luoqinghua] 有没有芯片既支持整数又支持小数的呢 
[答：Liu Hongwei] 小数分频也可以当整数用  [2008-11-18 10:57:12]
[问：tianjiu] 请问小数分频的频率准确度与哪些因素有关？ 
[答：Liu Hongwei] 参考频率的准确度，N计数器的级数  [2008-11-18 10:57:25]
[问：wdefu] 在线仿真PLL的工具大致是什么价格？ 
[答：Harris Chan] NS provides the web-based WEBENCH EasyPLL free of charge. Pls try it and give us your feedback!  [2008-11-18 10:57:40]
[问：zx62250] 请问国半有没有锁相环能支持27MHz时钟输入，12.288MHz时钟输出的锁相环，要求抖动要很小，精度要很高。 
[答：Liu Hongwei] LMK03000或者LMK02000  [2008-11-18 10:57:56]
[问：tianjiu] 请问小数分频可以理解为某一周期内的一个分频平均值吗？ 
[答：Liu Hongwei] 对  [2008-11-18 10:58:19]
[问：luoqinghua] 贵公司能提供一些参考设计吗？ 
[答：Honsun Tan] PLL design is very application dependent, for example, reference freq, spurs requirement are different in every case, it is hard to provide generic reference design, suggest use our online PLL simulation tool to make your own design  [2008-11-18 10:58:35]
[问：lulu2890] 宽带接入领域，应该选择哪种PLL？ 
[答：Liu Hongwei] 频率范围宽的VCO和PLL  [2008-11-18 10:58:35]
[问：mtlflower] 请问LMX2531中如何选择DELTA SIGMA调节器的ORDER呢？谢谢 
[答：Liu Hongwei] 有寄存器来配置，根据实际测试结果，选取合适的级数  [2008-11-18 10:58:57]
[问：td_scdma_3g] 环路带宽越窄，带内噪声为什么越多 
[答：Shawn Han] 环路带宽越窄，带外的噪声贡献越多。  [2008-11-18 10:59:11]
[问：tangchie] 您好，请问小数分频锁相环是否需要需要更大的功耗来进行额外的杂散补偿？ 
[答：Harris Chan] Good question! Generally Fractional Spur occurred at NFractional x PDF and Sub-Fractional Spur occurred at 1/2 or 1/4 of Fractional Spur. You may use Higher Order Delta-Sigma Modulator, Dithering, Higher Order Loop Filter or Lower the Charge Pump Current. Some of them needs slightly more power to operate, but should not be too much.  [2008-11-18 10:59:22]
[问：zzyjg] 可以从网上订购贵此产品吗？ 
[答：Tina Shen] 您好，我们的产品可以在网上进行订购也可以从我们的代理商那边购买。您可以进入我们的网页www.national.com进行操作。谢谢询问。  [2008-11-18 10:59:52]
[问：zzyjg] 小数分频锁相环在行业内的应用情况如何？ 
[答：Liu Hongwei] 所有行业都能用  [2008-11-18 11:00:10]
[问：sd2620] 可以在线仿真吗？ 
[答：Liu Hongwei] 可以  [2008-11-18 11:00:42]
[问：liguang169] 想设计一个读卡器，采用LMX2531是否合适？可以采用哪款？LMX2531是否需要校准？ 
[答：Liu Hongwei] 根据你的频率范围选用合适的2531，不需校准  [2008-11-18 11:01:03]
[问：zzyjg] 请问与同类厂家相比，贵公司方产品有何优势？ 
[答：Liu Hongwei] LMX2531是VCO+PLL集成，低相噪，易于设计  [2008-11-18 11:01:06]
[问：sd2620] 贵公司的小数分频锁相环，可编程吗？ 
[答：Liu Hongwei] 可以  [2008-11-18 11:01:25]
[问：sd2620] 有适用于无线基础设施的小数分频锁相环产品吗？ 
[答：Honsun Tan] LMX2531 is very suitable for wireless infrastructure application, it is a fractioanl-N PLL with integrated low noise VCO. It also integrated the third and fourth pole of loop filter, very low power consumption of 34mA and high output of 4dBm, and in a small package of 7x7mm  [2008-11-18 11:01:38]
[问：wdefu] LMX2531的资料可以下载吗？ 
[答：Harris Chan] Yes. http://www.national.com/pf/LM/LMX2531LQ2080E.html You may download D/S and Eval Board Manual there.   [2008-11-18 11:01:50]
[问：c150] ns现在有dds产品吗？ 
[答：Honsun Tan] currently we don"t have DDS synthesizer  [2008-11-18 11:02:09]
[问：lulu2890] 能提供免费样品吗？ 
[答：Tina Shen] 您可以在我们的网站www.national.com注册获得相关样品的申请讯息。  [2008-11-18 11:02:20]
[问：sd2620] LMX2531采取了哪些基本的抗干扰措施？ 
[答：Liu Hongwei] 内部集成LDO  [2008-11-18 11:03:57]
[问：zhangwq] 数字锁相环是否能解决硅老化问题? 
[答：Honsun Tan] they don"t have a relationship, actually aging is not real issue in most of the real life applications. Aging of the crystal is the real cause of problem  [2008-11-18 11:04:30]
[问：sd2620] LMX2531噪音真的能低至-160dBc/Hz以下吗，如何做到的？ 
[答：Liu Hongwei] 这是一个归一化的噪声功率，并不代表它的噪声，请查看datasheet  [2008-11-18 11:04:33]
[问：licki518] 小数分频通常都采用那些方法实现?各有什么特点? 
[答：Shawn Han] 目前主流的是delta-sigma小数分频技术，有效抑制和分散杂散  [2008-11-18 11:05:27]
[问：cyberxx] 能提供一些更详尽的资料吗？ 
[答：Tina Shen] 讲义已经以pdf形式上传，您可以在网站上下载。另外相关NS的N PLL的解决方案可以在如下网站上获得:http://www.national.com/analog/timing  [2008-11-18 11:05:30]
[问：sd2620] 国半的固定系数分频器，最高是多少位的？ 
[答：Harris Chan] Are you talking about Frequency Divider? Our LMK01000, LMK02000, LMK03000 & LMK04000 Precision Clock Distributors provide output divider to 1/510.  [2008-11-18 11:05:59]
[问：wdyjz] 锁相环电路应用于信号发生器有什么优点？ 
[答：Honsun Tan] the output freq of signal generator is tunable, so definitely you will need a PLL to tune the VCO to the desired freq, of course you can use DDS to do the same thing  [2008-11-18 11:06:24]
[问：liguang169] 多摸分频锁相频率合成技术是否常被用来扩展锁相环的输出频率上限？ 
[答：Liu Hongwei] 频率上限的瓶颈是VCO，而不在PLL。选用宽频率的VCO或者多个VCO才能扩展频率，PLL只是输出一个控制电压，可以外加运放来提高控制电压的幅度来提高VCO的范围  [2008-11-18 11:08:46]
[问：hongfz] 请问专家：delta-sigma分数N锁相环路结构是贵公司独有的技术吗？ 
[答：Liu Hongwei] 不是  [2008-11-18 11:08:52]
[问：sd2620] LMX2531目前国内可以供货吗？ 
[答：Tina Shen] LMX2531,可以在国内买到。您可以和我们的国内代理商进行查询：http://www.national.com./CHS/contacts/Details/China_map.html  谢谢。  [2008-11-18 11:09:17]
[问：tianjiu] 请问小数分频中的小数是如何设定或配置的？是通过电路中的元件参数设定还是软件配置？谢谢！ 
[答：Liu Hongwei] 由VCO的频率和鉴相频率决定   [2008-11-18 11:10:10]
[问：hongfz] LMX2531芯片是低功耗产品吗，是否属于Power wise产品？ 
[答：Liu Hongwei] yes   [2008-11-18 11:10:58]
[问：wdyjz] LMx2531现在可以申请样片吗？ 
[答：Harris Chan] Yes!  [2008-11-18 11:11:44]
[问：bowei181] 有没有LMx2531芯片的完整应用电路提供？若有，怎样才能得到? 
[答：Tina Shen] 有。您可以登录http://www.national.com./JS/searchDocument.do?textfield=lmx2531 获得。  [2008-11-18 11:12:41]
[问：tldjzw] 请问，在小数分频电路设计中，PLL合成器目前应用情况如何? 
[答：Liu Hongwei] 早已广泛应用  [2008-11-18 11:13:55]
[问：hongfz] LMX2531芯片符合3G标准吗？ 
[答：Liu Hongwei] 当然，它能应用于TD-SCDMA,WCDMA,LTE,GSM等各种制式的基站中  [2008-11-18 11:13:58]
[问：lulu2890] 我想在锁相环环路中添加双模分频器和一个固定分频器。但是ADS里面没有单独的双模分频器。请专家指点，谢谢！ 
[答：Shawn Han] DIY or request from A  [2008-11-18 11:14:36]
[问：xcsunsz] 国半的PLL产品，是否采用了无铅环保封装方式？ 
[答：Liu Hongwei] 是  [2008-11-18 11:14:43]
[问：mtlflower] 使用LMX2531，比较频率已经相当高了，可最大衰件循环带宽还是很小，应该如何设置呢？谢谢 
[答：Liu Hongwei] 改变环路滤波器的带宽，改变它们的电阻电容值，由WWW.NATIONAL.COM的网上仿真工具可以完成  [2008-11-18 11:15:37]
[问：tldjzw] 贵公司在国内的代理商该怎样联系？ 
[答：Tina Shen] 我们国内的代理商联系方式为：http://www.national.com./CHS/contacts/Details/China_map.html  [2008-11-18 11:16:36]
[问：xcsunsz] 我想问问一下：LMX2531有几种型号？ 
[答：Honsun Tan] we provide a series of LMX2531 to support different freq bands, currently we have 15 products to cover 553MHz to 2.79GHz  [2008-11-18 11:17:00]
[问：xcsunsz] LMX2531采用了哪种制造工艺？ 
[答：Liu Hongwei] Mentioned in the D/S - Advanced BiCMOS process.  [2008-11-18 11:17:53]
[问：hongfz] 是由贵公司提供芯片的售后技术支持，还是由经销商来负责？ 
[答：Tina Shen] 我们公司直接的技术支持为：www.national.com/support,另外，我们的代理商也提供技术支持，他们的联系方式为：http://www.national.com./CHS/contacts/Details/China_map.html 谢谢您对我们产品的兴趣。  [2008-11-18 11:17:57]
[问：tldjzw] 对频率控制上面，使用fsel引脚调节输出频率，会不会引入噪声干扰？ 
[答：Liu Hongwei] 不会  [2008-11-18 11:18:24]
[问：xcsunsz] 分数调节器的值越高，杂散就会越低吗？ 
[答：Liu Hongwei] 未必，要根据实测结果来看  [2008-11-18 11:19:14]
[问：tldjzw] 在小数分频锁相电路设计中，压控振荡器室内部噪声的主要因素吗 ？ 
[答：Harris Chan] VCO Noise is one factor. Synthesizer Noise, TCXO Noise & Resistor Noise also are key contributors to the overall Noise.  [2008-11-18 11:19:36]
[问：tldjzw] 请问PLL合成器的电磁兼容如何？ 
[答：Shawn Han] PLL频率合成器是敏感电路，一般会给该电路模块安装屏蔽盒。  [2008-11-18 11:20:06]
[问：lyn663013] 采用锁相环直接调频有什么缺点 
[答：Wayne Liu] 没有明显的缺点，相反优点很多  [2008-11-18 11:20:20]
[问：xcsunsz] 贵公司的小数分频锁相环，是否也能用于军事装备上，安全型如何？ 
[答：Honsun Tan] currently our PLL products do not support military grade  [2008-11-18 11:20:56]
[问：tldjzw] 请问小数分频锁相主要应用在那些场合？ 
[答：Harris Chan] Many areas. If you are asking the choice of Fractional-N vs Integer-N PLLs:- Fractional-N PLL can faciliate the use of larger PDF for the same Channel Spacing => means lower N-Counter value which provides better noise.  [2008-11-18 11:21:18]
[问：xcsunsz] 请教专家：内部集成滤波器与外部循环滤波器相比，哪个抑制杂谱的性能更好？ 
[答：Liu Hongwei] 一样的  [2008-11-18 11:21:22]
[问：xcsunsz] 必须对相位噪声进行校准运算吗？ 
[答：Liu Hongwei] 不要  [2008-11-18 11:21:30]
[问：cyberxx] 能提供现场技术支持吗？ 
[答：Liu Hongwei] 可以  [2008-11-18 11:21:40]
[问：cyberxx] 请问具体负责小数分频锁相环的是贵公司哪个部门，有联系电话吗？ 
[答：Liu Hongwei] 您可以找我们的技术支持：www.national.com/support或则通过ap.support@nsc.com直接进行联系。  [2008-11-18 11:23:34]
[主持人：ChinaECNet] 各位观众，现在用户提问很踊跃，专家正在逐一回答。请耐心等待您问题的答案，同一问题请不要多次提交。  [2008-11-18 11:25:09]
[问：hongfz] 在设计时，应该尽量采用高的比较频率和电荷泵电流吗？ 
[答：Liu Hongwei] 是，这样能够得到最好的相噪，但高的电荷泵电流可能会引起杂散高  [2008-11-18 11:25:35]
[问：woshijinmi] 内部循环滤波的衰减量太大，会影响到循环滤波器的带宽，请问有好的解决办法吗？ 
[答：Liu Hongwei] 可以BYPASS内部环路滤波  [2008-11-18 11:27:19]
[问：woshijinmi] VCO频率校准是基于内部还是外部的时钟信号？ 
[答：Liu Hongwei] 基于参考时钟和VCO的频率两者  [2008-11-18 11:27:53]
[问：zx62250] 请问国半有专门针对数字广播领域的小数分频锁相环吗？ 
[答：Liu Hongwei] 有,LMX2531  [2008-11-18 11:29:37]
[问：woshijinmi] LMX2531能与ARM配合使用吗？ 
[答：Liu Hongwei] 能  [2008-11-18 11:29:54]
[问：hongfz] 怎样才能获得最佳的相位噪声？ 
[答：Shawn Han] PLL输出信号的相位噪声取决于参考时钟的相位噪声，PLL本身的噪底，环路滤波器，VCO的相位噪声等，最终输出的相位噪声可以分为带内带外两部分，所以选取最优化的环路带宽是PLL电路设计的一项重要工作。  [2008-11-18 11:30:14]
[主持人：ChinaECNet] 各位网友，如果还有问题，请踊跃提问。现在问题很多，专家正在回答，请耐心等待您的问题解答。  [2008-11-18 11:31:45]
[问：liushangqing] 向专家问一个技术问题以外的，你们开展的在线调查的奖品，怎样寄给获奖者？麻烦你了。谢谢 
[答：Liu Hongwei] 您好，如果您注册时填写的资料很详细的话，获奖者会在一个月左右收到我们邮寄的奖品。  [2008-11-18 11:35:04]
[问：woshijinmi] LMX2531二合一芯片，是否会导致发热量过大？ 
[答：Liu Hongwei] 不会，我们已经考虑了散热，它的电流只有几十mA  [2008-11-18 11:35:48]
[问：liushangqing] 请问，LMX2531的市场售价是多少？谢谢 
[答：Tina Shen] 您好，我们的产品根据不同的购买量售价会不同，您可以在这个网站http://www.national.com/JS/searchDocument.do?textfield=LMX2531 获得参考价格。您也可以直接向我们的代理商进行询价：他们的联系方式为：http://www.national.com./CHS/contacts/Details/China_map.html  [2008-11-18 11:37:05]
[问：tianhuaban] 问一个简单的问题，不过还没弄清楚，杂散和相位噪声的区别 
[答：Liu Hongwei] 杂散是能看到的尖峰，不是随机分布的，噪声是随机分布的，功率谱密度比较均匀  [2008-11-18 11:38:03]
[问：woshijinmi] WaveVision 5软件是专门测试LMX2531等芯片的吗？ 
[答：Harris Chan] Wavevision5 S/W is for testing our ADC products" performance. For designing LMX2531 Integrated PLL+VCO, in our website, WEBENCH EasyPLL S/W is a good tools. For testing LMX2531"s actual performance, you have to use Spectrum Analyzer.  [2008-11-18 11:39:03]
[主持人：ChinaECNet] 各位观众，本次在线研讨会的问卷调查部分将于11点50分开始，前50位完成调查问卷的观众，即可获得一件由易干布料精制而成的清爽PowerWise POLO T-恤！  [2008-11-18 11:41:57]
[问：flyingman] 请问有很快速的分频的芯片吗？就是将12M分频为4.5和4M的调制信号，大概21个时钟要出8个4.5M周期，7个4M周期 
[答：Shawn Han] 国半的分频芯片请参考: http://www.national.com/pf/LM/LMK01000.html  [2008-11-18 11:42:11]
[问：lm84518] 选用锁相环芯片时，除了要考虑噪声基底外，还有哪些因素需要考虑？ 
[答：Honsun Tan] charge pump current, max phase detector frequency, fast lock support, lock detect function, max ref freqeuncy, etc. If it is a fractional-N PLL, we need to select those that support fractional spurs reduction features, such as configurable delta sigma order, dithering, etc, the fractional resolution is also important  [2008-11-18 11:42:28]
[主持人：ChinaECNet] 各位网友，如果还有问题，请踊跃提问。现在问题很多，专家正在回答，请耐心等待您的问题解答。  [2008-11-18 11:44:04]
[问：kkkk9942] 小数分频锁相环的的缺点在哪啊？ 
[答：Liu Hongwei] 设计的不好的话会有小数杂散，但可以消除掉  [2008-11-18 11:44:06]
  关于National Semiconductor  

美国国家半导体致力开发各种高能源效率的模拟及混合信号半导体产品。该公司的PowerWise®系列产品旨在降低系统功耗，延长电池寿命，以及减少散热需求。美国国家半导体总部位于美国加州圣塔克拉拉(Santa Clara)，截至2008年5月25日为止的2008年财政年度的营业额达18.9亿美元。欲查询美国国家半导体的公司资料及产品信息，欢迎浏览该公司的网页，网址：www.national.com。

中电网 中国电子行业研发工程师一站式服务平台

关于中电网| 广告招商| 联系我们| 招聘信息| 友情链接| 中电网导航| 手机中电网 |   中电网官方微博

Copyright © 2000-2024 中电网 版权所有      京ICP备19016262号-2      京公网安备 11010802037127号

Tel: 010-53682288, 0755-33322333     Fax: 0755-33322099