| 主题：泰克DDR1/2/3原理和自动化测试方案 |
| 在线问答：关于本次在线座谈如有问题，可点击这里继续提问！ |
| [问：BXZYF] |
使用多条示波器探头线测DDR芯片时序，不等长的探头线对时序的对齐有多大影响？ |
| [答：Ryan] |
这就具体看探头线不等长的差距有多大了。可以通过用光速除以长度再除以介电常数来计算一下。 |
[2010-8-24 11:08:41] |
| [问：boshanem] |
请问贵公司逻辑分析仪上能运行相应的DDR2/3解码和协议检查工具吗？有何要求？ |
| [答：Ryan] |
我们也有逻辑分析仪搭配Nexus的方案，对DDR的协议层进行解码和协议违规的检测。 |
[2010-8-24 11:10:13] |
| [问：QZDZ] |
示波器探头加到测试点，是否会改变该点的阻抗（探头的分布电容等物理参数并在测试点），造成匹配问题，从而产生测量误差。 |
| [答：Ryan] |
理论上应该不会有什么影响的。因为我们测试PCB板的阻抗，也是用TDR探头加压力来进行测试。 |
[2010-8-24 11:13:37] |
| [问：boshanem] |
泰克的DDR2解决方案的输出方式有哪些？如果和PC配套需要特殊软件吗？对PC的系统有何要求？ |
| [答：Ryan] |
我们的软件(方案)是安装在示波器上的，示波器本身是Win XP的系统 |
[2010-8-24 11:14:16] |
| [问：jinjingsm] |
测量仪器中可以直接采用现在成熟的DDR3/1333M的内存条吗？但是DDR存储掉电数据会丢失，是易失性的，怎么保存数据？ |
| [答：Ryan] |
我们用示波器测试的是DDR物理层的信号。 |
[2010-8-24 11:15:10] |
| [问：yws1234252] |
泰克公司提供的DDR测试软件是否可以进行布局布线、信号完整性分析和时序分析？ |
| [答：Ryan] |
目前介绍的DDRA是对物理层的信号完整性做分析。而时序分析需要用到TLA和Nexus的分析软件。布线的阻抗分析要用到TDR |
[2010-8-24 11:16:23] |
| [问：BXZYF] |
对DDR芯片的时序测量，能否采用降低主频的方法，从而使用采样频率低些的示波器？ |
| [答：Ryan] |
这样可能就失去了测试的意义了。比如我们评价的是DDR2-800,降频到DDR2-400测试是Pass的，但是并不能说明它DDR2-800的测试是否有问题。 |
[2010-8-24 11:18:05] |
| [问：boshanem] |
在DDR3规范中，对于地址和时钟等信号，推荐flyby型拓扑方式，因为在DDR和DDR2时，我们都是采用tree型拓扑（指一个控制器接多片DDR芯片颗粒），能否介绍一下这两种拓扑各自的优缺点 |
| [答：Ryan] |
点对点Topo可以实现等长等时传输，但是要求PCB走线要精准。flyby可以允许走线不对称，方便PCB layout,此时DDR用leveling来校准时序的不对称。 |
[2010-8-24 11:21:15] |
| [问：syj317] |
DDR阻抗与电阻按照什么标准匹配？ |
| [答：Ryan] |
所有PCB板都按照IPC-PM650标准来测试和评估阻抗。内存的module设计根据Jedec的规范，有介绍匹配电阻的要求的。 |
[2010-8-24 11:24:27] |
| [问：liuruixue] |
请问DRAM在计算机系统与嵌入式系统上的应用有何区别？应注意哪些应用要点？ |
| [答：Ryan] |
计算机系统一般是内存条。嵌入式系统一般是DRAM芯片直接焊接到板件。内存条有SPD芯片。 |
[2010-8-24 11:25:28] |
| [问：sheldon] |
DDR3由于电压降低0.3，其能耗比较DDR2降低多少？有没有具体数据？ |
| [答：Ryan] |
DDR功耗可能用示波器是没法精确测量的。 |
[2010-8-24 11:26:39] |
| [问：sheldon] |
工作频率是内存颗粒实际的工作频率，内存颗粒指什么？ |
| [答：Ryan] |
DRAM芯片 |
[2010-8-24 11:26:52] |
| [问：liuruixue] |
Fly－by结构中，DIMM条采用时间补偿机制是啥，最大补偿多少？ |
| [答：Ryan] |
来开机初始化时做Leveling测试DQS和Clock的skew. |
[2010-8-24 11:27:53] |
| [问：jinjingsm] |
对ddr3总线的失效，有没有比较快速有效的方法定位到问题的根源，在工程师没有精力完全的覆盖所有的SI问题的测试情况下。有没有好的思路，能够快速的着手？谢谢。 |
| [答：Ryan] |
如果条件允许，建议是用TLA做宏观的分析，找到问题点，再用示波器做精准的定位和一致性测试。而相同的一个测试fail结果，原因可能有很多个。比如说抖动，原因可能有Power,clock,地弹地跳，窜扰等。因为有结果推出原因，需要工程师很多的debug经验了。具体的可以和我们联系，谢谢。 |
[2010-8-24 11:30:59] |
| [问：jinjingsm] |
请问余工：使用泰克示波器进行DDR3信号采集中，需要怎样选择宽带示波器？测量时怎样设置后才能使数据采集得越多越连续呢？谢谢！ |
| [答：Ryan] |
建议使用8G或以上带宽。设置示波器水平scale可以改变它的样本数。 |
[2010-8-24 11:33:48] |
| [问：QZDZ] |
DDRA自动测试软件是一个示波器插件还是应用程序，是否可以升级，以支持新的DDR产品？ |
| [答：Ryan] |
是可以免费升级的。我们软件也会继续加入别的DDR产品的支持。 |
[2010-8-24 11:34:26] |
| [问：carolmede] |
贵公司的逻辑分析仪能达到多高的精度？ |
| [答：Ryan] |
最大采样率为50G.因此精度打到20ps. |
[2010-8-24 11:34:53] |
| [问：livekoko] |
DQS在read命令时，是DDR发出，在write命令时，是cpu发出吗 |
| [答：Tektronix1] |
严格上是由Memory controller发出来的。 |
[2010-8-24 11:39:01] |
| [问：boshanem] |
反嵌滤波算法应该是一种软件滤波算法吧？该算法是否有使用的条件要求？另外在使用时是否需要对算法的参数进行设置，也就是说这个算法是否是动态的？ |
| [答：Ryan] |
是滤波算法。算法的参数不需要设置的。因为算法是根据interposer的S参数来反嵌的 |
[2010-8-24 11:39:08] |
| [问：jack.chen.cn] |
在DDR中，#CS信号和DM信号分别是用哪个信号进行采样的? |
| [答：Tektronix1] |
由clock信号进行采样 |
[2010-8-24 11:39:33] |
| [问：encaon] |
DDR3和DDR2有什么不同？是否存在兼容问题？出现兼容问题的原因是什么？ |
| [答：Ryan] |
不同点请参照研讨会的slide. |
[2010-8-24 11:39:42] |
| [问：audex51055] |
1.可否应用于光伏逆变、风电逆变的开发测试的成套测试方案？
2.可否应用于变频器开发测试？ |
| [答：Ryan] |
你说的几个应用应该业界都没有专门的软件和方案，都需要用手动的方法来测试的。 |
[2010-8-24 11:40:34] |
| [问：lengyuezhu] |
如何捕获DDR3信号，支持多高的数据速率和时钟频率 |
| [答：Tektronix1] |
DDR3信号支持的速率主要为800Mbps-1600bps.一般建议的示波器带宽为8GHz以上。 |
[2010-8-24 11:41:18] |
| [问：lbgy] |
DDR3的DQS采用差分信号，请问泰克公司提供那些差分探头？它的测量带宽有多高？ |
| [答：Ryan] |
P7500和P7300系列差分探头，可点测，可焊接，带宽到20G |
[2010-8-24 11:41:20] |
| [问：jack.chen.cn] |
如果DDR2的DQ信号的斜率是2V/ns,它的上升时间(20%-80%)是多少? |
| [答：Ryan] |
可以通过公式计算，研讨会的slide有介绍到的。 |
[2010-8-24 11:42:04] |
| [问：gongcheng1115] |
示波器的带宽为200MHz 2G/S的采样率，能否很好的对200Mhz的信号进行测量？
|
| [答：Tektronix1] |
不能，会有3dB的衰减。 |
[2010-8-24 11:42:20] |
| [问：besomeone] |
您好，我有几个问题想请教一下：1.由于地址信息是由bank以及行列组成的，那么用户自定义的时候是否需要严格制定这些bank以及行列的信息，还是简单的从0然后逐次递加的形式制定地址？2.在进行约束文件编辑的时候，可不可以只指定管脚以及I/O特性？对于时钟约束以及其他的约束需要指定吗，针对一般的设计而言。最后对于逻辑设计的时候，通过MIG产生DDR2的控制器以后还有必要关注内部的物理特性吗？您有什么建议吗？谢谢！ |
| [答：Ryan] |
不好意思，我们只针对物理层的信号一致性测试问题的。 |
[2010-8-24 11:43:47] |
| [问：syj317] |
进行DDR物理层测试时，选用示波器带宽有什么标准？ |
| [答：Tektronix1] |
可以使用上升时间来计算，一般上DDR1带宽在3GHz以下，DDR2 400-800在4-6GHz都可以满足。DDR3 800-1600一般建议在8GHz-12.5GHz左右会比较好。 |
[2010-8-24 11:44:18] |
| [问：jinjingsm] |
ddr2/3和以前ddr测试解决方案有什么不同点？针对ddr2/3的情况，请分析一下PCB设计时需要注意的问题，以方便测试。 |
| [答：Ryan] |
PCB板需要TDR做阻抗测试。PCB板设计需要做信号一致性测试。 |
[2010-8-24 11:44:39] |
| [问：lengyuezhu] |
DDR测试中遇到“双眼皮”、“眼袋”或“眯眯眼”怎么处理 |
| [答：Ryan] |
我们的DDRA软件可以选择Burst detection手动的方式来隔离别的rank的信号。也可以设置CS信号来做区分的。 |
[2010-8-24 11:45:43] |
| [问：syj317] |
在DDR的拓扑设计中，都需要检验哪些项目？电源质量、噪音、毛刺吗？ |
| [答：Tektronix1] |
需要检测电源质量，主要还是Clock,DQS,DQ,Command,Address的时序关系，还有信号本身的质量，如上升时间，斜率，过冲等等。 |
[2010-8-24 11:46:07] |
| [问：tengzhihua] |
终结电阻内置外置那种更可取？ |
| [答：Tektronix1] |
内置的终结电阻会更好。 |
[2010-8-24 11:46:46] |
| [问：QZDZ] |
TriMode探头是怎么进行模式切换的（软件设置或探头上的开关）？ |
| [答：Tektronix1] |
通过示波器软件和探头上的开关都可以切换。 |
[2010-8-24 11:47:19] |
| [问：jinjingsm] |
DDR2的核心频率在100MHZ,我们的测量是多少？测量精度达到多少？ |
| [答：Ryan] |
我们只能测试到它的外部时钟的频率。对于DDR2内核频率是100M，它的外部clock为200M, 数据率为400M |
[2010-8-24 11:47:21] |
| [问：liuruixue] |
DDR2/3相应的测试软件能否能够根据信号斜率自动计算建立/保持时间的修正值吗？谢谢！ |
| [答：Ryan] |
可以的。在我们操作视频上有介绍 |
[2010-8-24 11:47:40] |
| [问：carolmede] |
DDRIII的发热量如何，在小型移动设备中使用会不会有问题？ |
| [答：Tektronix1] |
不会有问题，很多客户已经在他们的笔记本电脑上使用DDR3的方案了 |
[2010-8-24 11:48:04] |
| [问：encaon] |
什么叫片内终结？终结电阻是如何计算的？与那些因素有关？ |
| [答：Ryan] |
片内终结就是把终结电阻放在DRAM芯片内部，而不是在板件终结。终结电阻与输入阻抗有关系。 |
[2010-8-24 11:48:39] |
| [问：encaon] |
DDRI的拓扑结构大致是怎么样的？设计上需注意哪些细节？ |
| [答：Ryan] |
DDR1还是采用传统的stub(tree)结构。要注意布线长度的一致性。 |
[2010-8-24 11:49:20] |
| [问：rainwash] |
使用逻辑分析仪进行DDR时序分析,逻辑分析仪的带宽够吗?会像示波器那样准确吗 |
| [答：Tektronix1] |
逻辑分析仪对DDR的采样原理与示波器不一样，不存在带宽问题，主要是采样率或者我们称为定时分辩率能满足就可以。 |
[2010-8-24 11:51:07] |
| [问：lbgy] |
DDR3的数据传输是双向的，请问如何分离它的读/写信号？那种方法较好？ |
| [答：Ryan] |
可以用我们的DDRA软件自动分离，也可以用手动的方法根据读写物理层的差异来分离。因为读写的物理层信号差异对于不同的DUT可能有所不同，所以没有固定的一种好的方法，需要根据实际情况来选择采用那种手动分离的方法才是最简便的 |
[2010-8-24 11:51:39] |
| [问：encaon] |
DDR1、DDR2、DDR3的主要区别有哪些？选用的标准有哪些？ |
| [答：Ryan] |
请参考我们研讨会的slides |
[2010-8-24 11:51:55] |
| [问：litongjie] |
DDR1信号质量和时序测试需要的逻辑分析仪和定时发生器最低配置是什么？ |
| [答：Ryan] |
DDR1以DDR-400来说，建议示波器使用2.5G带宽或以上。逻辑分析仪使用TLA7000+TLA7AC4模块+nexus软件. |
[2010-8-24 11:54:50] |
| [问：skyok123] |
泰克的分析仪有几个数字输入？几个模拟输入？ |
| [答：Ryan] |
示波器是4通道模拟输入。逻辑分析仪最多可支持136X6通道数字输入。 |
[2010-8-24 11:55:25] |
| [问：wolfburg] |
高密度的PCB测试探点如何安排?
最终产品化的PCB上这些探点会被去掉,那么如何保证其与测试版本的PCB的测试一致性和测试结果的可信度? |
| [答：Tektronix1] |
测试探点的选择很有讲究，一般要选择走线较长或者比较不理想的的DQS/DQ，command/address信号作为测试点，一般测试点对信号的影响并不大，去掉测试点后其时序不会有明显的改变。 |
[2010-8-24 11:55:42] |
| [问：tengzhihua] |
DDR写操作和读操作是通过什么语言来操作的？ |
| [答：Ryan] |
呃....Jedec的语言～ |
[2010-8-24 11:56:12] |
| [问：luogongqiang] |
泰克公司用于DDR3 BGA和DIMM器件的探针有那些型号？价格如何？ |
| [答：Ryan] |
探头和探针类型非常多，一般使用P7300和P7500系列探头。具体可咨询当地泰克的销售。 |
[2010-8-24 11:57:21] |
| [问：lbgy] |
DDR3-1333的数据速率达1333MT/s，请问如何保证信号的完整性？谢谢！ |
| [答：Ryan] |
和DRAM芯片有关，和板件的设计也有关。和BIOS的设计也可能有关。（例如BISO可设定ODT的值) |
[2010-8-24 11:58:47] |
| [问：wolfburg] |
有很多命令信号是由一组控制信号线产生的,它们和时钟\数据\地址的时序关系只用示波器无法测量.但使用逻辑分析仪的话,逻辑分析仪带宽应该是不够的,测出来的信号边沿就不会准确,这样得到的时序就没有参考意义了.TEK有什么系统的解决方法? |
| [答：Tektronix1] |
如果你需要看整个一组的时序关系的话，是完全可以采样逻辑分析仪进行分析的，而且带宽也完全可以满足要求。其采样精度最高可以达到50Gs/s，即不高于20ps的误差。 |
[2010-8-24 11:59:22] |
| [问：zanxueyan] |
DDR2测量可以用于LabVIEW硬件使用吗？可以实现数据传输码？ |
| [答：Ryan] |
DDRA可以用labview软件来自动控制或者远程控制，也可以实现测试结果等数据的传输 |
[2010-8-24 11:59:40] |
| [问：jinjingsm] |
请问专家对于DDR3信号的测试，通常的示波器和探头的带宽是多少GHz？ |
| [答：Tektronix1] |
一般建议8GHz以上。 |
[2010-8-24 11:59:47] |
| [问：syj317] |
DDR2与DDR1在运行速度、总线利用率不同外，还有哪些主要区别啊？ |
| [答：Ryan] |
请参考我们的研讨会内容。主要有ODT，post cas等。 |
[2010-8-24 12:00:19] |
| [问：liuruixue] |
TEK的逻辑分析仪在测试DDR2/DDR3时,除了选用贵公司的仪器外,在软件和探头选择上需注意哪些?谢谢 |
| [答：Ryan] |
目前泰克和Nexus这个DDR方案的专业提供商合作。软件一般推荐使用Nexus的软件，包括协议分析和违规判定等。探头既有泰克的，也有nexus的。 |
[2010-8-24 12:01:46] |
| [问：jinjingsm] |
DSA8200阻抗和分辨率精度能达到什么水平呀？ |
| [答：Tektronix1] |
阻抗精度对于50ohm或者100ohm的系统可以达到+-1ohm,分辩率根据不同的模块会有差异，如果是20GHz的80E04的模块的分辩率约为3mm. |
[2010-8-24 12:02:49] |
| [问：freeunixbsd] |
内存的阻抗匹配是如何在电路硬件上自动实现的？ |
| [答：Ryan] |
内存在初始化时，由内存控制器和它进行通信，把参数写入内存的MSR。 |
[2010-8-24 12:03:01] |
| [问：jinjingsm] |
测试DDR芯片的时候，可以直接在PCB上测试吗？ |
| [答：Ryan] |
可以的。但是测试要尽量接近于末端，也就是DRAM端。 |
[2010-8-24 12:03:45] |
| [问：BXZYF] |
对BGA封装的芯片，示波器的探头如何加接？ |
| [答：Tektronix1] |
对BGA封装的芯片，可以采用泰克提供的Socket夹具。或者在芯片的输入输出端在pcb layout的时候留出测试点。 |
[2010-8-24 12:04:16] |
| [问：yws1234252] |
同一根数据总线上的DDR数据传输是同时双向的吗？ |
| [答：Ryan] |
不是全双工的，是半双工。 |
[2010-8-24 12:04:43] |
| [问：jinjingsm] |
引入socket的方法也是不得已而为之的方法，在电路中加入socket是否会带来不必要的EMI问题呢？100欧姆的隔离电阻或许有一定的效果，能满足多大带宽的要求？ |
| [答：Tektronix1] |
Socket只是在测试的时候使用，在产品话的时候可以去掉，所以对产品的稳定性不会带来太大的问题。 |
[2010-8-24 12:05:19] |
| [问：syj317] |
在DDR的拓扑设计中，都需要检验哪些项目？电源质量、噪音、毛刺都需要检验吗？ |
| [答：Ryan] |
检验的项目非常多，在Jedec规范有详细的说明。VDD,Vref,Vgroud也是需要测试的。 |
[2010-8-24 12:05:41] |
| [问：BXZYF] |
请教余工：有什么方法可以测量评估DDR芯片在PCB中的阻抗匹配效果？ |
| [答：Tektronix1] |
在末端观察 DDR信号的波形即可 |
[2010-8-24 12:06:06] |
| [问：sheldon] |
DDR的同步电路是不是保持与CPU完全同步？ |
| [答：Tektronix1] |
保持与memory controller的同步 |
[2010-8-24 12:06:32] |
| [问：sheldon] |
在对于物理层的信号一致性测试问题中，有没有考虑到外界干扰？EMI?或者寄生电容，寄生电感等问题？ |
| [答：Ryan] |
所有的探测系统对于DUT来说，都是一个loading. 而泰克的探头等的输入电容非常小，而输入阻抗非常大，寄生的电感在地线较短时也非常小。 |
[2010-8-24 12:07:54] |
| [问：yws1234252] |
对于DDR测试，为什么需要自动测试软件，直接测试不可以吗？ |
| [答：Tektronix1] |
如果直接测试的话，主要是分离读写信号比较困难，另外如果手动测试的话，只能测试某一个burst的信号的情况，无法分析连续多个burst的时序，会导致测试结果的偶然性很大。 |
[2010-8-24 12:08:40] |
| [问：jlc317] |
DDR自动化测试方案是否具备普遍的适用性？是否还存在某些应用“瓶颈”？ |
| [答：Ryan] |
目前可以支持DDR1/2/3,还有LPDDR1/2, 另外还有GDDR3/5.当然，可能还有某些比较特殊的DDR种类不一定能支持。 |
[2010-8-24 12:08:48] |
| [问：花香满径] |
泰克DDR1/2/3原理和自动化测试方案的技术支持怎样？ |
| [答：Tektronix1] |
我们有专门的操作视频培训和现场培训。 |
[2010-8-24 12:09:37] |
| [问：cjms] |
DDR自动分析采样分辨率是多少 |
| [答：Ryan] |
示波器的采样率是最大可以达50GS/s. |
[2010-8-24 12:09:58] |
| [问：carolmede] |
DDRA仪器探头接触到测试点时，如何减去它带来的测试误差？ |
| [答：Tektronix1] |
示波器软件会自动进行补偿。 |
[2010-8-24 12:10:06] |
| [问：rainwash] |
Read,Write的测试探点都安排在靠近DDR芯片端吗？是不是Read测试探点应该安排在DDRcontroller一端 |
| [答：Tektronix1] |
一般建议Read在DDR controller端，write在DDR芯片端。 |
[2010-8-24 12:11:01] |
| [问：jinjingsm] |
在测量DDR31333主频的内存，可以完整的把所有的工作状态完整的记录下来吗？ |
| [答：Ryan] |
完整的工作状态（例如从initial到normal working)的记录，需要使用到逻辑分析仪，并且可以对此过程进行解码和分析。 |
[2010-8-24 12:11:14] |
| [问：freeunixbsd] |
SO-DIMMDDRIII的片内终结在电路板上是如何实现的？外观上有什么区别没有，相对于DDRII来说。 |
| [答：Ryan] |
片内终结电阻是在DRAM芯片内部的，和电路板没有关系的。而控制片内终结电阻的选择的是MCH(内存控制器) |
[2010-8-24 12:12:54] |
| [问：jack.chen.cn] |
DDRI/II/IIIread/write分离方法有哪些? |
| [答：Ryan] |
请参考我们的操作视频。 |
[2010-8-24 12:13:17] |
| [问：BXZYF] |
DDR内部的终结电阻值，是自动适应PCB电路的，还是控制器用指令设置的？ |
| [答：Ryan] |
是控制器来控制的。 |
[2010-8-24 12:13:46] |
| [问：liuruixue] |
高速DDR2/DDR3的测试与低速UART/SPI/I2C测试在仪器选择及测试方法上有何不同?谢谢 |
| [答：Tektronix1] |
DDR2/DDR3要求的带宽比较高，一般在3GHz以上，对于UART/I2C的要求比较低，200HMz的示波器都能满足要求，现在的低带宽示波器对于UART/SPI/I2C都有触发和解码功能。 |
[2010-8-24 12:14:05] |
| [问：jlc317] |
请教：泰克的探测和夹具能有效简化DDR测试吗？能有多高的效率？ |
| [答：Tektronix1] |
可以，大概节省一半的时间。 |
[2010-8-24 12:14:51] |
| [问：sheldon] |
DDR2，3的同步电路是不是保持与CPU完全同步？ |
| [答：Tektronix1] |
与memory controller同步 |
[2010-8-24 12:15:20] |
| [问：rainwash] |
TLA5000系列用来测DDR1，在采样率，测试探点连接，夹具方面有什么不足，可以满足时序验证的要求吗？ |
| [答：Ryan] |
TLA5000采样率可以到2GS/s, 可以支持的状态分析时钟是235M.可以支持DDR1的测试。但是只能手动的方法去采集和手动的解码。因为TLA5000不知道DDR分析软件的安装。 |
[2010-8-24 12:16:33] |
| [问：syj317] |
DDR中，带宽与运行速度有什么直接联系？ |
| [答：Ryan] |
对于内存条来说，是X8的关系。 |
[2010-8-24 12:17:01] |
| [问：QZDZ] |
示波器里是否有专门针对DDR测试各种触发方式的选单？ |
| [答：Tektronix1] |
在MSO70000系列示波器有专门的选项，其他系列的示波器没有专门的选项，需要手动进行调节。但如果使用软件自动化测试的话，软件会自动进行读写分离，不需要手动设置触发方式去分离读写。 |
[2010-8-24 12:18:18] |
| [问：sheldon] |
布线的阻抗分析要用到TDR中的，TDR是什么? |
| [答：Tektronix1] |
TDR是通过时域反射原理来进行阻抗测量的设备。 |
[2010-8-24 12:19:34] |
| [问：jinjingsm] |
探针最小可以测量多宽的PCB走线？ |
| [答：Ryan] |
我们的探针是可以调整间距的。只要两探针之间不接触即可。 |
[2010-8-24 12:19:38] |
| [问：yws1234252] |
是否是通过眼图分析来帮助检查DDR信号？ |
| [答：Tektronix1] |
可以通过眼图分析来帮助检查DDR信号，严格意义上，是通过DQS/DQ,CLCK/Command等时序来检查DDR的信号的。 |
[2010-8-24 12:21:23] |
| [问：carolmede] |
测试DDR对示波器的精度要求高吗? |
| [答：Tektronix1] |
高，主要是带宽和采样率的要求。 |
[2010-8-24 12:22:30] |
| [问：livekoko] |
read时，DQS和DQ边缘对齐其意义是说DDR同时发送了DQS和DQ，主要方便了DDR的芯片设计吗 |
| [答：Ryan] |
read时，边缘对齐指的是没有相位差。DQS和DQ无论读还是写，都是同时发送的。 |
[2010-8-24 12:23:22] |
| [问：sheldon] |
DDR升级以后频率增大了很多，如何解决散热问题呢？ |
| [答：Tektronix1] |
现在DDR的升级其实并没有增高很多核心频率，虽然外部的传输速率高了很多，所以问题不大。 |
[2010-8-24 12:23:43] |
| [问：syj317] |
DDR系统规范中有几种系统总线？都哪些啊？ |
| [答：Ryan] |
请参考视频和slide的前面几页。 |
[2010-8-24 12:24:15] |
| [问：boshanem] |
三态探头测差分信号时,不同的差分间距如何测量? |
| [答：Tektronix1] |
三态探头可以调节正负焊点和探测点的间距。 |
[2010-8-24 12:25:08] |
| [问：livekoko] |
DQS的双向控制实际是依随读写信号的是吗 |
| [答：Tektronix1] |
是 |
[2010-8-24 12:25:25] |
| [问：lbgy] |
什么是区域触发？它在DDR3验证中有那些好处？ |
| [答：Ryan] |
您说的应该是windows触发吧？它可以非常方便地对DDR3做读写分离。 |
[2010-8-24 12:25:58] |
| [问：sheldon] |
在差分信号测量时，如何解决串扰问题？ |
| [答：Tektronix1] |
对于差分信号而言，串扰会被共模抑制掉。 |
[2010-8-24 12:26:20] |
| [问：carolmede] |
贵公司分析仪的测试结果如何导出？ |
| [答：Ryan] |
生成的是HTML格式的报告，可用U盘导出。 |
[2010-8-24 12:26:34] |
| [问：jackson2005] |
DDRIII的8倍Prefetch是否在芯片內有時鐘倍頻? |
| [答：Tektronix1] |
对 |
[2010-8-24 12:27:47] |
| [问：cjms] |
是否可以分析模拟异常信号 |
| [答：Ryan] |
这个是泰克示波器的其中一个优势。泰克的DPX专利技术可以提供30w次/秒的波形捕获率，可以捕获到小概率的异常信号。 |
[2010-8-24 12:27:51] |
| [问：zanxueyan] |
DDR2串行数据速率最高可达到多少？ |
| [答：Ryan] |
目前是1066 |
[2010-8-24 12:28:09] |
| [问：syj317] |
泰克的DDRA支持所有DDR不同规格、型号的测试吗？ |
| [答：Tektronix1] |
可以支持DDR1/2/3,LPDDR,GDDR/GDDR2/GDDR3 |
[2010-8-24 12:28:37] |
| [问：syj317] |
DDR3在长期运行中，会不会出现过热而影响性能？ |
| [答：Ryan] |
有这样的可能 |
[2010-8-24 12:28:42] |
| [问：boshanem] |
三态探头会否导致干扰或损耗？ |
| [答：Tektronix1] |
不会 |
[2010-8-24 12:28:52] |
| [主持人：ChinaECNet] |
各位网友，感谢大家的积极参加，由于时间的关系今天的座谈马上就要结束了，所有的问题已经提交给了泰克公司的专家，会在座谈结束后将答案公布到中电网的网站上，请大家随时关注，感谢大家踊跃提问，再见！ |
[2010-8-24 12:29:21] |
| [问：phosphor] |
为嵌入式计算设备选择DDR内存是是否电压越低越好？ |
| [答：Tektronix1] |
从散热的角度上是，但电压约低意味着信号设计的难度越高。 |
[2010-8-24 12:30:38] |
| [问：jackee7424] |
1.可否簡單介紹DDR功能腳位DQS、data_mask的作用？
2.Burst mode的寫入/讀取原理？ |
| [答：Ryan] |
DQS是对DQ进行采样，DM信号是可以对DQ进行Mask.Bust mode指的是连续读写方法，burst length有4,8。 |
[2010-8-24 12:30:55] |
| [问：jack.chen.cn] |
DDR-3数据传输采用的是几倍预取(pre-fetch)？ |
| [答：Ryan] |
8倍 |
[2010-8-24 12:31:23] |
| [问：liuruixue] |
如需要测试几个指定较高温度下的DDR指标，需要注意哪些问题？ |
| [答：Ryan] |
可以使用泰克的高温焊接tips和cable. |
[2010-8-24 12:32:38] |
| [问：liuruixue] |
在DDR3规范中，对于地址和时钟等信号，推荐flyby型拓扑方式，请问这是硬性规定吗，因为在DDR和DDR2时，我们都是采用tree型拓扑（指一个控制器接多片DDR芯片颗粒），能否介绍一下这两种拓扑各自的优缺点。谢谢 |
| [答：Tektronix1] |
不管是DDR123都是一个控制器接多片DDR芯片颗粒，flyby的意思是走线上采用在内存条上从左到右的走线方式，而不象在DDR12中的分叉走线方式。 |
[2010-8-24 12:33:06] |
中电网官方微博
