[求助]如何保证reset其驱动能力

请问reset信号那么大的负载，应该怎么保证其驱动能力呢？是不是应该接到什么全局管脚呢？
有专门的类似全局时钟管脚那样的全局信号复位管脚的吗？
谢谢各位大虾的指点

回复引用

禁止发言

2^#

stone133发表于 2006-6-12 17:04 | 只看该作者

1。有全局复位这样的管脚；
2。如果是普通管脚，你可以给他加一个bufg

美梦成真-->噩梦降临！

回复引用

注册会员

Rank: 2

3^#

shichu发表于 2006-6-14 10:17 | 只看该作者

BUFG不但可以驱动IBUFG的输出，也可以驱动其它普通信号的输出。当某个信号扇出很大且要求jitter小，可以直接用bufg驱动该信号。
但是，普通IO口信号输入到bufg有约10ns固有延时。
reset->ibufg->bufg是最基本的用法

回复引用

中级会员

Rank: 3 Rank: 3

4^#

flyfpga发表于 2006-7-11 21:13 | 只看该作者

给信号加bufg怎么加啊？

FPGA内的布局布线有什么规则啊？求求路过的人告诉我

回复引用

禁止发言

5^#

stone133发表于 2006-7-13 13:57 | 只看该作者

ibufg和ibuf不是一个东西，ibufg仅仅与器件的全局时钟资源有物理连接，而与普通IO口没有物理连接，如果在普通IO口上用ibufg会出错

美梦成真-->噩梦降临！

回复引用